LEADER 01884nam a2200397 a 4500
001 00594433
003 GR-PaULI
008 031124s1998 xk b 001 0 eng d
020 |a 047198325X  |q pbk. : alk. paper 
040 |a GrPaTEI  |b gre  |c GR-PaULI 
044 |a gb 
050 |a TK7885.7  |b .R87 1998  |9 GR-SeTEI  |9 GR-KoDPT 
082 0 |a 621.39/5  |2 21  |q GR-SeTEI  |q GR-KoDPT 
082 0 |a 621.395  |2 21  |q GR-SeTEI 
082 0 |a 621.395  |q GRAnMak  |q GR-SeTEI 
100 1 |a Rushton, Andrew 
245 1 0 |a VHDL for logic synthesis /  |c Andrew Rushton. 
250 |a 2nd ed. 
260 |a Chichester  |a New York :  |b Wiley,  |c 1998 
300 |a xiii, 375 σ. :  |b εικ. ;  |c 25 εκ. 
504 |a Βιβλιογραφία: σ. [359] και ευρετήριο  |9 GR-SeTEI 
504 |a Περιλαμβάνει βιβλιογραφία και ευρετήριο  |9 GRThAnMak  |9 GR-SeTEI 
504 |a Περιλαμβάνει βιβλιογραφικές παραπομπές και ευρετήριο  |9 GR-SeTEI  |9 GR-KoDPT 
650 0 |a Computer-aided design 
650 0 |a Computer-aided desing 
650 0 |a Logic design  |x Data processing 
650 0 |a Logic desing  |x Data processing 
650 0 |a VHDL (Computer hardware description language) 
650 0 |a VHDL(computer hardware description language) 
650 7 |a VHDL (Γλώσσα περιγραφής υλικού ηλεκτρονικού υπολογιστή)  |2 nlgaf 
650 7 |a Ηλεκτρονικοί υπολογιστές, Σχεδίαση με  |2 nlgaf 
650 7 |a Λογικός σχεδιασμός  |x Επεξεργασία δεδομένων  |2 nlgaf 
942 |2 ddc 
952 |0 0  |1 0  |2 ddc  |4 0  |6 621_395000000000000_RUS  |7 0  |9 254964  |a LISK-2  |b LISK-2  |c BSC  |d 2021-01-17  |e 24  |f 0  |g 0.00  |l 0  |o 621.395 RUS  |p 99243000007406  |r 2021-01-17 00:00:00  |t 1  |w 2021-01-17  |y BK15  |x GrPaTEI - Antirrio 
971 |a .b23212184  |b 15-04-20  |c 15-09-15 
999 |c 149827  |d 149827