Ψηφιακή σχεδίαση με τις γλώσσες VHDL & Verilog : αρχές και πρακτικές /

Ψηφιακή σχεδίαση με τις γλώσσες VHDL & Verilog : αρχές και πρακτικές /

Λεπτομέρειες βιβλιογραφικής εγγραφής
Κύριος συγγραφέας: Πογαρίδης, Δημήτρης (συγγραφέας.)
Μορφή: Βιβλίο
Γλώσσα:Greek
Έκδοση: [Θεσσαλονίκη] : Δίσιγμα, c 2019
Θέματα:
Λογικά κυκλώματα > Σχεδιασμός και κατασκευή > Γλώσσα VHDL > Γλώσσα Verilog
Ψηφιακά ολοκληρωμένα κυκλώματα
LEADER 01227nam a2200229 i 4500
003 GR-PaULI
005 20251217110824.0
008 251217s2019 gr ||||g |||| 001 0 gre d
020 |a 9786185242602 
040 |a GR-PaULI  |b gre  |c GR-PaULI  |e AACR2 
082 4 |2 23  |a 621.395 
100 |a Πογαρίδης, Δημήτρης  |9 43677  |e συγγραφέας. 
245 1 |a Ψηφιακή σχεδίαση με τις γλώσσες VHDL & Verilog :  |b αρχές και πρακτικές /  |c Δημήτριος Πογαρίδης. 
260 |a [Θεσσαλονίκη] :  |b Δίσιγμα,  |c c 2019 
300 |a 891 σ. ;  |c 24 εκ. 
504 |a Περιλαμβάνει βιβλιογραφικές παραπομπές (σ. 882-883) και ευρετήριο. 
650 0 |a Λογικά κυκλώματα  |9 104121  |x Σχεδιασμός και κατασκευή  |x Γλώσσα VHDL  |x Γλώσσα Verilog 
650 0 |a Ψηφιακά ολοκληρωμένα κυκλώματα  |9 124486 
942 |2 ddc  |c BK 
952 |0 0  |1 0  |2 ddc  |4 0  |6 621_395000000000000_ΠΟΓ  |7 0  |9 393963  |a LISK  |b LISK  |c BSC  |d 2025-12-17  |i 72980  |l 0  |o 621.395 ΠΟΓ  |p 992410072980  |r 2025-12-17 11:07:55  |t 1  |w 2025-12-17  |y BK15 
998 |c ΒΑΖΟΥΡΑ  |d 2025-12 
999 |c 228318  |d 228318 

Παρόμοια τεκμήρια