Verification Methodology Manual for SystemVerilog
| Κύριος συγγραφέας: | Bergeron, Janick |
|---|---|
| Άλλοι συγγραφείς: | Cerny, Eduard, Hunter, Alan, Nightingale, Andrew |
| Μορφή: | Ηλεκτρονική πηγή Εργαλειοθήκη Βιβλίο |
| Γλώσσα: | English |
| Έκδοση: |
Boston, MA
Synopsys, Inc. and ARM Limited
2006
|
| Θέματα: | |
| Διαθέσιμο Online: | http://dx.doi.org/10.1007/b135575 |
Παρόμοια τεκμήρια
-
The Core Test Wrapper Handbook Rationale and Application of IEEE Std. 1500β'
ανά: Silva, Francisco
Έκδοση: (2006) -
Taxonomies for the Development and Verification of Digital Systems
ανά: Bailey, Brian
Έκδοση: (2005) -
SystemVerilog for Design A Guide to Using SystemVerilog for Hardware Design and Modeling
ανά: Sutherland, Stuart
Έκδοση: (2006) -
Systemverilog for Verification A Guide to Learning the Testbench Language Features
ανά: Spear, Chris
Έκδοση: (2006) -
CMOS Current-Mode Circuits for Data Communications
ανά: Yuan, Fei
Έκδοση: (2007)