Systemverilog for Verification A Guide to Learning the Testbench Language Features
Κύριος συγγραφέας: | Spear, Chris |
---|---|
Μορφή: | Ηλεκτρονική πηγή Εργαλειοθήκη Βιβλίο |
Γλώσσα: | English |
Έκδοση: |
Boston, MA
Springer Science+Business Media, LLC
2006
|
Θέματα: | |
Διαθέσιμο Online: | http://dx.doi.org/10.1007/b138536 |
Παρόμοια τεκμήρια
-
SystemVerilog for Design A Guide to Using SystemVerilog for Hardware Design and Modeling
ανά: Sutherland, Stuart
Έκδοση: (2006) -
Scalable Hardware Verification with Symbolic Simulation
ανά: Bertacco, Valeria
Έκδοση: (2006) -
Interconnect Noise Optimization in Nanometer Technologies
ανά: Elgamel, Mohamed A.
Έκδοση: (2006) -
SystemC Kernel Extensions for Heterogeneous System Modeling A framework for Multi-MoC Modeling & Simulation
ανά: Patel, Hiren D.
Έκδοση: (2005) -
Constraint-Based Verification
ανά: Yuan, Jun
Έκδοση: (2006)