High-Level Test synthesis of digial VLSI Circuits
Κύριος συγγραφέας: | Tien-Chien Lee, Mike (Συγγραφέας) |
---|---|
Μορφή: | Βιβλίο |
Γλώσσα: | English |
Έκδοση: |
Boston
Artech House
c1997
|
Θέματα: |
Παρόμοια τεκμήρια
-
Hierarchical Modeling for VLSI Circuit Testing
Έκδοση: (1990) -
Digital circuit testing and testability
Έκδοση: (1997) -
Digital integrated circuits A design prspective
ανά: Rabaey, Jan M.
Έκδοση: (1996) -
VLSI Specification, Verification and Synthesis
Έκδοση: (1988) -
Logic Minimization Algorithms for VLSI Synthesis
ανά: Brayton, Robert K., κ.ά.
Έκδοση: (1984)