Verification by Error Modeling Using Testing Techniques in Hardware Verification /
1. DESIGN FLOW Integrated circuit (IC) complexity is steadily increasing. ICs incorporating hundreds of millions of transistors, mega-bit memories, complicated pipelined structures, etc., are now in high demand. For example, Intel Itanium II processor contains more than 200 million transistors, incl...
Κύριοι συγγραφείς: | Radecka, Katarzyna (Συγγραφέας), Zilic, Zeljko (Συγγραφέας) |
---|---|
Συγγραφή απο Οργανισμό/Αρχή: | SpringerLink (Online service) |
Μορφή: | Ηλεκτρονική πηγή Ηλ. βιβλίο |
Γλώσσα: | English |
Έκδοση: |
Boston, MA :
Springer US,
2003.
|
Σειρά: | Frontiers in Electronic Testing,
25 |
Θέματα: | |
Διαθέσιμο Online: | Full Text via HEAL-Link |
Παρόμοια τεκμήρια
-
System-on-a-Chip Verification Methodology and Techniques /
ανά: Rashinkar, Prakash, κ.ά.
Έκδοση: (2002) -
Constraint-Based Verification
ανά: Yuan, Jun, κ.ά.
Έκδοση: (2006) -
Robust Control Design with MATLAB®
ανά: Gu, Da-Wei, κ.ά.
Έκδοση: (2005) -
Scalable Hardware Verification with Symbolic Simulation
ανά: Bertacco, Valeria
Έκδοση: (2006) -
Functional Verification Coverage Measurement and Analysis
ανά: Piziali, Andrew
Έκδοση: (2008)