Verification Methodology Manual for SystemVerilog
Functional verification remains one of the single biggest challenges in the development of complex system-on-chip (SoC) devices. Despite the introduction of successive new technologies, the gap between design capability and verification confidence continues to widen. The biggest problem is that thes...
Κύριοι συγγραφείς: | Bergeron, Janick (Συγγραφέας), Cerny, Eduard (Συγγραφέας), Hunter, Alan (Συγγραφέας), Nightingale, Andrew (Συγγραφέας) |
---|---|
Συγγραφή απο Οργανισμό/Αρχή: | SpringerLink (Online service) |
Μορφή: | Ηλεκτρονική πηγή Ηλ. βιβλίο |
Γλώσσα: | English |
Έκδοση: |
Boston, MA :
Springer US,
2006.
|
Θέματα: | |
Διαθέσιμο Online: | Full Text via HEAL-Link |
Παρόμοια τεκμήρια
-
Hardware Verification with SystemVerilog An Object-Oriented Framework /
ανά: Mintz, Mike, κ.ά.
Έκδοση: (2007) -
Verification Methodology Manual for SystemVerilog
ανά: Bergeron, Janick
Έκδοση: (2006) -
System Verilog for Verification A Guide to Learning the Testbench Language Features /
ανά: Spear, Chris
Έκδοση: (2008) -
The Verillog® Hardware Description Language
ανά: Thomas, Donald E., κ.ά.
Έκδοση: (2002) -
Standardized Functional Verification
ανά: Wiemann, Alan
Έκδοση: (2008)