Full-Chip Nanometer Routing Techniques

As Moore's Law continues unencumbered into the nanometer era, chips are reaching 1000 M gates in size, process geometries have shrunk to 90 nm and below, and engineers have to face compounded design complexity with every new design. These nanometer-scale designs require a new generation of phys...

Πλήρης περιγραφή

Λεπτομέρειες βιβλιογραφικής εγγραφής
Κύριοι συγγραφείς: Ho, Tsung-Yi (Συγγραφέας), Chang, Yao-Wen (Συγγραφέας), Chen, Sao-Jie (Συγγραφέας)
Συγγραφή απο Οργανισμό/Αρχή: SpringerLink (Online service)
Μορφή: Ηλεκτρονική πηγή Ηλ. βιβλίο
Γλώσσα:English
Έκδοση: Dordrecht : Springer Netherlands, 2007.
Σειρά:Analog Circuits And Signal Processing Series
Θέματα:
Διαθέσιμο Online:Full Text via HEAL-Link

Παρόμοια τεκμήρια