Direct Transistor-level Layout for Digital Blocks
Cell-based design methodologies have dominated layout generation of digital circuits. Unfortunately, the growing demands for transparent process portability, increased performance, and low-level device sizing for timing/power are poorly handled in a fixed cell library. Direct Transistor-Level Layout...
Κύριοι συγγραφείς: | Gopalakrishnan, Prakash (Συγγραφέας), Rutenbar, Rob A. (Συγγραφέας) |
---|---|
Συγγραφή απο Οργανισμό/Αρχή: | SpringerLink (Online service) |
Μορφή: | Ηλεκτρονική πηγή Ηλ. βιβλίο |
Γλώσσα: | English |
Έκδοση: |
Boston, MA :
Springer US,
2005.
|
Θέματα: | |
Διαθέσιμο Online: | Full Text via HEAL-Link |
Παρόμοια τεκμήρια
-
Direct Transistor-level Layout for Digital Blocks
ανά: Gopalakrishnan, Prakash
Έκδοση: (2005) -
Rapid Prototyping of Digital Systems
ανά: Hamblen, James O., κ.ά.
Έκδοση: (2002) -
CTL for Test Information of Digital ICS
ανά: Kapur, Rohit
Έκδοση: (2002) -
Digital Design and Implementation with Field Programmable Devices
ανά: Navabi, Zainalabedin
Έκδοση: (2005) -
Rapid Prototyping of Digital Systems
ανά: Hamblen, James O., κ.ά.
Έκδοση: (2006)