Low-Power Variation-Tolerant Design in Nanometer Silicon
Low-Power Variation-Tolerant Design in Nanometer Silicon Edited by: Swarup Bhunia Saibal Mukhopadhyay Design considerations for low-power operations and robustness with respect to variations typically impose contradictory requirements. Low-power design techniques such as voltage scaling, dual-thresh...
Συγγραφή απο Οργανισμό/Αρχή: | SpringerLink (Online service) |
---|---|
Άλλοι συγγραφείς: | Bhunia, Swarup (Επιμελητής έκδοσης), Mukhopadhyay, Saibal (Επιμελητής έκδοσης) |
Μορφή: | Ηλεκτρονική πηγή Ηλ. βιβλίο |
Γλώσσα: | English |
Έκδοση: |
Boston, MA :
Springer US,
2011.
|
Έκδοση: | 1. |
Θέματα: | |
Διαθέσιμο Online: | Full Text via HEAL-Link |
Παρόμοια τεκμήρια
-
Nanometer Variation-Tolerant SRAM Circuits and Statistical Design for Yield /
ανά: Abu-Rahma, Mohamed H., κ.ά.
Έκδοση: (2013) -
Low Power Design with High-Level Power Estimation and Power-Aware Synthesis
ανά: Ahuja, Sumit, κ.ά.
Έκδοση: (2012) -
Low Power Networks-on-Chip
Έκδοση: (2011) -
Extreme Low-Power Mixed Signal IC Design Subthreshold Source-Coupled Circuits /
ανά: Tajalli, Armin, κ.ά.
Έκδοση: (2010) -
Power-Aware Testing and Test Strategies for Low Power Devices
Έκδοση: (2010)