Αποστολή με SMS: Synthesizable VHDL Design for FPGAs