Ultra-low power programmable processor architecture for 60 GHz digital front-end Προγραμματιζόμενη αρχιτεκτονική επεξεργαστών πολύ χαμηλής κατανάλωσης για ψηφιακό front-end στα 60 GHz
| Κύριος συγγραφέας: | |
|---|---|
| Συγγραφή απο Οργανισμό/Αρχή: | |
| Μορφή: | Βιβλίο |
| Γλώσσα: | English |
| Έκδοση: |
[χ. τ.]
[χ. ό.]
2011
|
| Θέματα: | |
| Διαθέσιμο Online: | http://hdl.handle.net/10889/5373 |
Διαδίκτυο
http://hdl.handle.net/10889/5373ΒΚΠ - Πατρα: Unknown
| Ταξιθετικός Αριθμός: |
621.392 ΜΠΕ |
|---|---|
| Αντίγραφο 1 | Στη βιβλιοθήκη |