Τεχνικές αξιολόγησης κατανάλωσης ισχύος σε FPGA
Αντικείμενο της παρούσας διπλωματικής εργασίας είναι η μελέτη της ισχύος που καταναλώνουν συστήματα που υλοποιούνται σε FPGA. Για το σκοπό αυτό υλοποιήθηκαν συστήματα αποτελούμενα αμιγώς από hardware αλλά και συστήματα hardware και software και έγιναν μετρήσεις τόσο με τη χρήση μετρητικών διατάξ...
Κύριος συγγραφέας: | Παναγιωτοπούλου, Ευτυχία |
---|---|
Άλλοι συγγραφείς: | Παλιουράς, Βασίλειος |
Μορφή: | Thesis |
Γλώσσα: | Greek |
Έκδοση: |
2017
|
Θέματα: | |
Διαθέσιμο Online: | http://hdl.handle.net/10889/10082 |
Παρόμοια τεκμήρια
-
Αναλογικά ηλεκτρονικά για βιοϊατρικές εφαρμογές
ανά: Ρούσσος, Παναγιώτης-Αλέξανδρος
Έκδοση: (2014) -
Μονάδα παροχής και διαχείρισης ισχύος χαμηλής κατανάλωσης
ανά: Δήμα, Αικατερίνη
Έκδοση: (2022) -
Σχεδίαση και υλοποίηση σε FPGA, αρχιτεκτονικών πολλαπλών λειτουργιών χαμηλής επιφάνειας ολοκλήρωσης, για κρυπτογραφικές συναρτήσεις κατακερματισμού
ανά: Κομηνέας, Θεόδωρος
Έκδοση: (2012) -
Προσαρμογή συχνότητας και τάσης λειτουργίας για τη βελτιστοποίηση κατανάλωσης ενέργειας επεξεργαστών
ανά: Σπηλιόπουλος, Βασίλειος
Έκδοση: (2010) -
Αρχιτεκτονικές και διερεύνηση FPGA υλοποιήσεων με HLS
ανά: Παντοπούλου, Στυλιανή
Έκδοση: (2018)