VLSI architectures for error correction in digital communication systems

• Κύριος συγγραφέας: Τσατσαράγκος, Ιωάννης
• Άλλοι συγγραφείς: Παλιουράς, Βασίλης
• Μορφή: Thesis
• Γλώσσα: English
• Έκδοση: 2019
• Θέματα: Forward error correction (FEC); Channel decoder; Llow-density parity-check (LDPC) codes; Iterative decoding; WiFi; WiMAX; Error floor; Min-Sum decoding algorithm; Interconnection network; Message-passing decoding; Πρόσθια διόρθωση σφαλμάτων (FEC); Αποκωδικοποιητής καναλιού; Επαναληπτική αποκωδικοποίηση; Κώδικες χαμηλής πυκνότητας πίνακα ελέγχου ισοτιμίας (LDPC); Αλγόριθμος αποκωδικοποίησης Min-Sum; Δίκτυο διασύνδεσης; Αποκωδικοποίηση μέσω ανταλλαγής μηνυμάτων; 005.717

During the last decades, the deployment of large, high-speed data networks for the exchange, processing, and storage of digital information has further enhanced an ever increasing need for effective and reliable digital communication and data storage systems. An important issue related to the desig...