Σχεδίαση και ανάπτυξη συστήματος κατανεμημένης διαμοιραζόμενης μνήμης για πολυεπεξεργαστή του ενός ολοκληρωμένου (CMP)
Αντικείμενο της παρούσας μεταπτυχιακής εργασίας είναι ο σχεδιασμός και η ανάπτυξη συστήματος κατανεμημένης διαμοιραζόμενης μνήμης ως τμήμα της αρχιτεκτονικής πολυεπεξεργαστικού συστήματος SiScape. Λόγω των ιδιαιτεροτήτων της αρχιτεκτονικής αυτής, το σύστημα μνήμης της και συγκεκριμένα η κρυφή μνήμη...
| Κύριος συγγραφέας: | |
|---|---|
| Άλλοι συγγραφείς: | |
| Μορφή: | Thesis |
| Γλώσσα: | Greek |
| Έκδοση: |
2009
|
| Θέματα: | |
| Διαθέσιμο Online: | http://nemertes.lis.upatras.gr/jspui/handle/10889/1325 |
| id |
nemertes-10889-1325 |
|---|---|
| record_format |
dspace |
| spelling |
nemertes-10889-13252022-09-05T20:44:58Z Σχεδίαση και ανάπτυξη συστήματος κατανεμημένης διαμοιραζόμενης μνήμης για πολυεπεξεργαστή του ενός ολοκληρωμένου (CMP) Design and development of a shared distributed memory system for a chip multiprocessor (CMP) Αδαμίδης, Ανδρέας Λιούπης, Δημήτριος Λιούπης, Δημήτριος Μπερμπερίδης, Κωνσταντίνος Βλάχος, Κυριάκος Adamidis, Andreas Πολυπεξεργαστής Κρυφή μνήμη δευτέρου επιπέδου Συγχρονισμός SiScape Chip multiprocessor VHDL Second level cache Synchronization 004.35 Αντικείμενο της παρούσας μεταπτυχιακής εργασίας είναι ο σχεδιασμός και η ανάπτυξη συστήματος κατανεμημένης διαμοιραζόμενης μνήμης ως τμήμα της αρχιτεκτονικής πολυεπεξεργαστικού συστήματος SiScape. Λόγω των ιδιαιτεροτήτων της αρχιτεκτονικής αυτής, το σύστημα μνήμης της και συγκεκριμένα η κρυφή μνήμη δευτέρου επιπέδου που καθιστά δυνατή τη λειτουργία του, κρίθηκε απαραίτητο να σχεδιαστεί και να αναπτυχθεί από το μηδέν, προκειμένου να ανταποκριθεί στις απαιτήσεις της. Ο σχεδιασμός της κρυφής μνήμης δευτέρου επιπέδου περιγράφηκε στη γλώσσα περιγραφής υλικού VHDL. The purpose of this master thesis is the design and development of a shared distributed memory system as part of the multiprocessor architecture SiScape. Because of the architecture's irregular structure, it was imperative that the memory system and particularly the second level cache that enables its functionality, was designed from scratch, to fill all of its requirements. The design of the second level cache was described using the VHDL hardware description language. 2009-02-09T10:28:02Z 2009-02-09T10:28:02Z 2008-11-03 2009-02-09T10:28:02Z Thesis http://nemertes.lis.upatras.gr/jspui/handle/10889/1325 gr Η ΒΥΠ διαθέτει αντίτυπο της διατριβής σε έντυπη μορφή στο βιβλιοστάσιο διδακτορικών διατριβών που βρίσκεται στο ισόγειο του κτιρίου της. 0 application/pdf |
| institution |
UPatras |
| collection |
Nemertes |
| language |
Greek |
| topic |
Πολυπεξεργαστής Κρυφή μνήμη δευτέρου επιπέδου Συγχρονισμός SiScape Chip multiprocessor VHDL Second level cache Synchronization 004.35 |
| spellingShingle |
Πολυπεξεργαστής Κρυφή μνήμη δευτέρου επιπέδου Συγχρονισμός SiScape Chip multiprocessor VHDL Second level cache Synchronization 004.35 Αδαμίδης, Ανδρέας Σχεδίαση και ανάπτυξη συστήματος κατανεμημένης διαμοιραζόμενης μνήμης για πολυεπεξεργαστή του ενός ολοκληρωμένου (CMP) |
| description |
Αντικείμενο της παρούσας μεταπτυχιακής εργασίας είναι ο σχεδιασμός και η ανάπτυξη συστήματος κατανεμημένης διαμοιραζόμενης μνήμης ως τμήμα της αρχιτεκτονικής πολυεπεξεργαστικού συστήματος SiScape. Λόγω των ιδιαιτεροτήτων της αρχιτεκτονικής αυτής, το σύστημα μνήμης της και συγκεκριμένα η κρυφή μνήμη δευτέρου επιπέδου που καθιστά δυνατή τη λειτουργία του, κρίθηκε απαραίτητο να σχεδιαστεί και να αναπτυχθεί από το μηδέν, προκειμένου να ανταποκριθεί στις απαιτήσεις της. Ο σχεδιασμός της κρυφής μνήμης δευτέρου επιπέδου περιγράφηκε στη γλώσσα περιγραφής υλικού VHDL. |
| author2 |
Λιούπης, Δημήτριος |
| author_facet |
Λιούπης, Δημήτριος Αδαμίδης, Ανδρέας |
| format |
Thesis |
| author |
Αδαμίδης, Ανδρέας |
| author_sort |
Αδαμίδης, Ανδρέας |
| title |
Σχεδίαση και ανάπτυξη συστήματος κατανεμημένης διαμοιραζόμενης μνήμης για πολυεπεξεργαστή του ενός ολοκληρωμένου (CMP) |
| title_short |
Σχεδίαση και ανάπτυξη συστήματος κατανεμημένης διαμοιραζόμενης μνήμης για πολυεπεξεργαστή του ενός ολοκληρωμένου (CMP) |
| title_full |
Σχεδίαση και ανάπτυξη συστήματος κατανεμημένης διαμοιραζόμενης μνήμης για πολυεπεξεργαστή του ενός ολοκληρωμένου (CMP) |
| title_fullStr |
Σχεδίαση και ανάπτυξη συστήματος κατανεμημένης διαμοιραζόμενης μνήμης για πολυεπεξεργαστή του ενός ολοκληρωμένου (CMP) |
| title_full_unstemmed |
Σχεδίαση και ανάπτυξη συστήματος κατανεμημένης διαμοιραζόμενης μνήμης για πολυεπεξεργαστή του ενός ολοκληρωμένου (CMP) |
| title_sort |
σχεδίαση και ανάπτυξη συστήματος κατανεμημένης διαμοιραζόμενης μνήμης για πολυεπεξεργαστή του ενός ολοκληρωμένου (cmp) |
| publishDate |
2009 |
| url |
http://nemertes.lis.upatras.gr/jspui/handle/10889/1325 |
| work_keys_str_mv |
AT adamidēsandreas schediasēkaianaptyxēsystēmatoskatanemēmenēsdiamoirazomenēsmnēmēsgiapolyepexergastētouenosoloklērōmenoucmp AT adamidēsandreas designanddevelopmentofashareddistributedmemorysystemforachipmultiprocessorcmp |
| _version_ |
1771297285469110272 |
