Αρχιτεκτονικές και FPGA υλοποιήσεις του προτύπου συμπίεσης εικόνας JPEG-XS

Το θέμα της συγκεκριμένης εργασίας επικεντρώνεται στην μελέτη του προτύπου JPEG XS και στην ψηφιακή υλοποίηση μέρους του προτύπου. Αρχικά, στην εργασία εξηγείται η σημασία της συμπίεσης δεδομένων, παρουσιάζοντας τα πλεονεκτήματα που φέρει. Μια μορφή συμπίεσης δεδομένων αποτελεί το πρότυπο JPEG XS, τ...

Πλήρης περιγραφή

Λεπτομέρειες βιβλιογραφικής εγγραφής
Κύριος συγγραφέας: Ζάχος, Γεώργιος
Άλλοι συγγραφείς: Zachos, Georgios
Γλώσσα:Greek
Έκδοση: 2020
Θέματα:
Διαθέσιμο Online:http://hdl.handle.net/10889/13710
Περιγραφή
Περίληψη:Το θέμα της συγκεκριμένης εργασίας επικεντρώνεται στην μελέτη του προτύπου JPEG XS και στην ψηφιακή υλοποίηση μέρους του προτύπου. Αρχικά, στην εργασία εξηγείται η σημασία της συμπίεσης δεδομένων, παρουσιάζοντας τα πλεονεκτήματα που φέρει. Μια μορφή συμπίεσης δεδομένων αποτελεί το πρότυπο JPEG XS, το οποίο αναπτύχθηκε ειδικά για την κωδικοποίηση των δεδομένων της εικόνας. Στη συνέχεια, ακολουθεί αναφορά στο πρότυπο JPEG XS. Παρουσιάζονται οι εφαρμογές στις οποίες στοχεύει καθώς οι μηχανισμοί και αλγόριθμοι που αξιοποιεί. Στη συνέχεια, η εργασία εστιάζει στην εκτενή παρουσίαση του αλγορίθμου του ελέγχου ροής για την κύρια διαμόρφωση. Ύστερα, περιγράφεται ο τρόπος προσέγγισης και υλοποίησης μιας ψηφιακής σχεδίασης. Προτείνεται μια αρχιτεκτονική με στόχο τη μετατροπή του αλγορίθμου ελέγχου ροής σε ψηφιακό κύκλωμα. Στόχος της υλοποίησης αποτελεί η επεξεργασία κάθε συντελεστή της μετασχηματισμένης εικόνας εισόδου σε ένα κύκλο ρολογιού. Η σχεδίαση υλοποιήθηκε σε τεχνολογίες FPGA, υποστηρίζοντας διαφορετικές αναλύσεις εικόνων. Με βάση την υλοποίηση που επιλέχθηκε, έγινε η προσομοίωση της σχεδίασης και η επιβεβαίωση της ορθής λειτουργίας της. Ακόμα, μετρήθηκαν οι καταναλισκόμενοι πόροι υλικού και υπολογίστηκαν οι επιτεύξιμες συχνότητες λειτουργίας. Τέλος, η εργασία ολοκληρώνεται με την αξιολόγηση των αποτελεσμάτων, την ανάλυση συμπερασμάτων καθώς και την αναφορά βελτιώσεων που μπορούν να επιτευχθούν.