Αλγόριθμοι βαθειάς μηχανικής μάθησης και υλοποιήσεις σε επαναδιατασσόμενες διατάξεις για εφαρμογές επεξεργασίας εικόνας
Η Μηχανική Μάθηση έχει σημειώσει σημαντική εξέλιξη τα τελευταία χρόνια. Η αναγνώριση εικόνας καθίσταται σημαντικό στοιχείο σε όλο και περισσότερες εφαρμογές, από ιατρικές διαγνώσεις και αυτόνομα αυτοκίνητα μέχρι και σε μεγάλα κέντρα δεδομένων. Πολλές εφαρμογές νευρωνικών δικτύων αντιπροσωπεύουν μια...
Κύριος συγγραφέας: | |
---|---|
Άλλοι συγγραφείς: | |
Γλώσσα: | Greek |
Έκδοση: |
2020
|
Θέματα: | |
Διαθέσιμο Online: | http://hdl.handle.net/10889/14041 |
id |
nemertes-10889-14041 |
---|---|
record_format |
dspace |
spelling |
nemertes-10889-140412022-09-06T05:13:03Z Αλγόριθμοι βαθειάς μηχανικής μάθησης και υλοποιήσεις σε επαναδιατασσόμενες διατάξεις για εφαρμογές επεξεργασίας εικόνας Deep learing algorithms and implementation in reconfigurable hardaware for image processing applications Κανακάρης, Νικόλαος Kanakaris, Nikolaos Νευρωνικά δίκτυα Βαθιά μάθηση FPGA Neural networks Deep learning Η Μηχανική Μάθηση έχει σημειώσει σημαντική εξέλιξη τα τελευταία χρόνια. Η αναγνώριση εικόνας καθίσταται σημαντικό στοιχείο σε όλο και περισσότερες εφαρμογές, από ιατρικές διαγνώσεις και αυτόνομα αυτοκίνητα μέχρι και σε μεγάλα κέντρα δεδομένων. Πολλές εφαρμογές νευρωνικών δικτύων αντιπροσωπεύουν μια υπολογιστική πρόκληση για τους επεξεργαστές γε- νικής χρήσης. Απαιτούν λύσεις υψηλής απόδοσης που ενσωματώνονται σε υπάρχοντα συστή- ματα με αυστηρούς περιορισμούς πραγματικού χρόνου και ισχύος . Αυτή η διπλωματική εργασία διερευνά τις δυνατότητες της επιτάχυνσης των συνελικτικών νευρωνικών δικτύων με βάση το FPGA. Το ετερογενές σύστημα CPU-FPGA έχει σχεδιαστεί για την επιτάχυνση της αναγνώρισης εικόνας χρησιμοποιώντας τον επιταχυντή υλικού, επιτυγχάνοντας σημαντικά αποτελέσματα. Ο επιταχυντής FPGA βασίζεται στην συνάρτηση της δισδιάστατης συνέλιξης η οποία είναι το πιο υπολογιστικά συμφορητικό μέρος των αλγορίθμων αναγνώρισης εικόνας στα συνελικτικά νευρω- νικά δίκτυα. Αυτός ο αλγόριθμος πολλαπλασιασμού με πολλαπλούς ενσωματωμένους βρόχους επανάληψης υλοποιείται με μια συστολική μήτρα που διατρέχει την εικόνα υιοθετεί διάφορες τεχνικές βελτιστοποίησης για να ελαχιστοποιήσει τις προσβάσεις στη μνήμη και να παραλληλο- ποιήσει πλήρως τις αριθμητικές πράξεις. Ο επιταχυντής FPGA έχει υλοποιηθεί με High-Level Synthesis στο περιβάλλον ανάπτυξης Vitis HLS για τη πλακέτα Xilinx Zynq ZCU-704 και φτάνει τη συχνότητα ρολογιού 200MHz με μικρή χρήση πόρων. Τα αποτελέσματα δείχνουν ένα αποδοτικό όσο αναφορά την διαπερατότητα για τους πόρους που χρησιμοποιήθηκαν σύστημα. 2020-10-21T11:09:12Z 2020-10-21T11:09:12Z 2020-10-19 http://hdl.handle.net/10889/14041 gr application/pdf |
institution |
UPatras |
collection |
Nemertes |
language |
Greek |
topic |
Νευρωνικά δίκτυα Βαθιά μάθηση FPGA Neural networks Deep learning |
spellingShingle |
Νευρωνικά δίκτυα Βαθιά μάθηση FPGA Neural networks Deep learning Κανακάρης, Νικόλαος Αλγόριθμοι βαθειάς μηχανικής μάθησης και υλοποιήσεις σε επαναδιατασσόμενες διατάξεις για εφαρμογές επεξεργασίας εικόνας |
description |
Η Μηχανική Μάθηση έχει σημειώσει σημαντική εξέλιξη τα τελευταία χρόνια. Η αναγνώριση εικόνας καθίσταται σημαντικό στοιχείο σε όλο και περισσότερες εφαρμογές, από ιατρικές διαγνώσεις και αυτόνομα αυτοκίνητα μέχρι και σε μεγάλα κέντρα δεδομένων. Πολλές εφαρμογές νευρωνικών δικτύων αντιπροσωπεύουν μια υπολογιστική πρόκληση για τους επεξεργαστές γε-
νικής χρήσης. Απαιτούν λύσεις υψηλής απόδοσης που ενσωματώνονται σε υπάρχοντα συστή-
ματα με αυστηρούς περιορισμούς πραγματικού χρόνου και ισχύος . Αυτή η διπλωματική εργασία
διερευνά τις δυνατότητες της επιτάχυνσης των συνελικτικών νευρωνικών δικτύων με βάση το
FPGA. Το ετερογενές σύστημα CPU-FPGA έχει σχεδιαστεί για την επιτάχυνση της αναγνώρισης
εικόνας χρησιμοποιώντας τον επιταχυντή υλικού, επιτυγχάνοντας σημαντικά αποτελέσματα. Ο
επιταχυντής FPGA βασίζεται στην συνάρτηση της δισδιάστατης συνέλιξης η οποία είναι το πιο
υπολογιστικά συμφορητικό μέρος των αλγορίθμων αναγνώρισης εικόνας στα συνελικτικά νευρω-
νικά δίκτυα. Αυτός ο αλγόριθμος πολλαπλασιασμού με πολλαπλούς ενσωματωμένους βρόχους
επανάληψης υλοποιείται με μια συστολική μήτρα που διατρέχει την εικόνα υιοθετεί διάφορες
τεχνικές βελτιστοποίησης για να ελαχιστοποιήσει τις προσβάσεις στη μνήμη και να παραλληλο-
ποιήσει πλήρως τις αριθμητικές πράξεις. Ο επιταχυντής FPGA έχει υλοποιηθεί με High-Level Synthesis στο περιβάλλον ανάπτυξης Vitis HLS για τη πλακέτα Xilinx Zynq ZCU-704 και φτάνει τη συχνότητα ρολογιού 200MHz με μικρή χρήση πόρων. Τα αποτελέσματα δείχνουν ένα αποδοτικό όσο αναφορά την διαπερατότητα για τους πόρους που χρησιμοποιήθηκαν σύστημα. |
author2 |
Kanakaris, Nikolaos |
author_facet |
Kanakaris, Nikolaos Κανακάρης, Νικόλαος |
author |
Κανακάρης, Νικόλαος |
author_sort |
Κανακάρης, Νικόλαος |
title |
Αλγόριθμοι βαθειάς μηχανικής μάθησης και υλοποιήσεις σε επαναδιατασσόμενες διατάξεις για εφαρμογές επεξεργασίας εικόνας |
title_short |
Αλγόριθμοι βαθειάς μηχανικής μάθησης και υλοποιήσεις σε επαναδιατασσόμενες διατάξεις για εφαρμογές επεξεργασίας εικόνας |
title_full |
Αλγόριθμοι βαθειάς μηχανικής μάθησης και υλοποιήσεις σε επαναδιατασσόμενες διατάξεις για εφαρμογές επεξεργασίας εικόνας |
title_fullStr |
Αλγόριθμοι βαθειάς μηχανικής μάθησης και υλοποιήσεις σε επαναδιατασσόμενες διατάξεις για εφαρμογές επεξεργασίας εικόνας |
title_full_unstemmed |
Αλγόριθμοι βαθειάς μηχανικής μάθησης και υλοποιήσεις σε επαναδιατασσόμενες διατάξεις για εφαρμογές επεξεργασίας εικόνας |
title_sort |
αλγόριθμοι βαθειάς μηχανικής μάθησης και υλοποιήσεις σε επαναδιατασσόμενες διατάξεις για εφαρμογές επεξεργασίας εικόνας |
publishDate |
2020 |
url |
http://hdl.handle.net/10889/14041 |
work_keys_str_mv |
AT kanakarēsnikolaos algorithmoibatheiasmēchanikēsmathēsēskaiylopoiēseisseepanadiatassomenesdiataxeisgiaepharmogesepexergasiaseikonas AT kanakarēsnikolaos deeplearingalgorithmsandimplementationinreconfigurablehardawareforimageprocessingapplications |
_version_ |
1771297364087144448 |