Ψηφιακο-αναλογικός μετατροπέας οδηγούμενος από ρεύμα σε υλοποίηση αναλογικο-ψηφιακού μετατροπέα διαδοχικής προσέγγισης
Σε έναν συνηθισμένο μετατροπέα ψηφιακού σήματος σε αναλογικό αναδιάταξης φορτίου ο αριθμός των bits της μετατροπής καθορίζεται από πυκνωτές πολλαπλάσιας χωρητικότητας, κάνοντας αναγκαία μεγάλη επιφάνεια κυκλώματος. Σε αυτή την εργασία παρουσιάζεται μια εναλλακτική αρχιτεκτονική DAC που αντικαθιστά τ...
| Κύριος συγγραφέας: | |
|---|---|
| Άλλοι συγγραφείς: | |
| Γλώσσα: | Greek |
| Έκδοση: |
2021
|
| Θέματα: | |
| Διαθέσιμο Online: | http://hdl.handle.net/10889/14517 |
| id |
nemertes-10889-14517 |
|---|---|
| record_format |
dspace |
| spelling |
nemertes-10889-145172022-09-05T20:48:50Z Ψηφιακο-αναλογικός μετατροπέας οδηγούμενος από ρεύμα σε υλοποίηση αναλογικο-ψηφιακού μετατροπέα διαδοχικής προσέγγισης Current driven DAC in SAR ADC implementation Κουτσιουμάρης, Γεώργιος Koutsioumaris, Georgios Μετατροπή αναλογικού σε ψηφιακό Μετατροπή ψηφιακού σε αναλογικό Analog to digital conversion Digital to analog conversion Σε έναν συνηθισμένο μετατροπέα ψηφιακού σήματος σε αναλογικό αναδιάταξης φορτίου ο αριθμός των bits της μετατροπής καθορίζεται από πυκνωτές πολλαπλάσιας χωρητικότητας, κάνοντας αναγκαία μεγάλη επιφάνεια κυκλώματος. Σε αυτή την εργασία παρουσιάζεται μια εναλλακτική αρχιτεκτονική DAC που αντικαθιστά την κλιμάκωση χωρητικότητας χρησιμοποιώντας σταθερό ρεύμα για κλιμάκωση χρόνου. Γίνεται βασική περιγραφή ενός κυκλώματος SAR ADC και εξηγούνται σε βάθος οι αλλαγές που επιφέρει η προτεινόμενη αρχιτεκτονική, με χαρακτηρισμό των επιδόσεων. Γίνεται ακόμα σύγκριση των δύο αρχιτεκτονικών σε ίδια συχνότητα μετατροπής σε ευκρίνεια 8-bit, και με βάση αυτές τις εξομοιώσεις προβλέπονται οι σχετικές επιδώσεις για μεγαλύτερη ευκρίνεια, με θεωρητικό κέρδος δέκα φορές μικρότερη επιφάνεια σε ευκρίνεια 12-bit. In the common digital to analog converter architecture the conversion number of bits is determined by capacitors with scaled capacitances, accounting for most of the circuit’s area. This thesis presents an alternative DAC architecture which substitutes time scaling for area scaling by using a constant current. A surface introduction to the SAR ADC circuit is given, and the additions required for the suggested architecture are explained in depth, with full performance analysis. Additionally, the two architectures are compared in an 8-bit implementation with the same conversion frequency, and based on these simulations predictions are made for the relative performance in higher resolutions, with a projected gain of ten times smaller area for 12-bit resolution. 2021-02-23T09:35:48Z 2021-02-23T09:35:48Z 2021-02-08 http://hdl.handle.net/10889/14517 gr application/pdf |
| institution |
UPatras |
| collection |
Nemertes |
| language |
Greek |
| topic |
Μετατροπή αναλογικού σε ψηφιακό Μετατροπή ψηφιακού σε αναλογικό Analog to digital conversion Digital to analog conversion |
| spellingShingle |
Μετατροπή αναλογικού σε ψηφιακό Μετατροπή ψηφιακού σε αναλογικό Analog to digital conversion Digital to analog conversion Κουτσιουμάρης, Γεώργιος Ψηφιακο-αναλογικός μετατροπέας οδηγούμενος από ρεύμα σε υλοποίηση αναλογικο-ψηφιακού μετατροπέα διαδοχικής προσέγγισης |
| description |
Σε έναν συνηθισμένο μετατροπέα ψηφιακού σήματος σε αναλογικό αναδιάταξης φορτίου ο αριθμός των bits της μετατροπής καθορίζεται από πυκνωτές πολλαπλάσιας χωρητικότητας, κάνοντας αναγκαία μεγάλη επιφάνεια κυκλώματος. Σε αυτή την εργασία παρουσιάζεται μια εναλλακτική αρχιτεκτονική DAC που αντικαθιστά την κλιμάκωση χωρητικότητας χρησιμοποιώντας σταθερό ρεύμα για κλιμάκωση χρόνου. Γίνεται βασική περιγραφή ενός κυκλώματος SAR ADC και εξηγούνται σε βάθος οι αλλαγές που επιφέρει η προτεινόμενη αρχιτεκτονική, με χαρακτηρισμό των επιδόσεων. Γίνεται ακόμα σύγκριση των δύο αρχιτεκτονικών σε ίδια συχνότητα μετατροπής σε ευκρίνεια 8-bit, και με βάση αυτές τις εξομοιώσεις προβλέπονται οι σχετικές επιδώσεις για μεγαλύτερη ευκρίνεια, με θεωρητικό κέρδος δέκα φορές μικρότερη επιφάνεια σε ευκρίνεια 12-bit. |
| author2 |
Koutsioumaris, Georgios |
| author_facet |
Koutsioumaris, Georgios Κουτσιουμάρης, Γεώργιος |
| author |
Κουτσιουμάρης, Γεώργιος |
| author_sort |
Κουτσιουμάρης, Γεώργιος |
| title |
Ψηφιακο-αναλογικός μετατροπέας οδηγούμενος από ρεύμα σε υλοποίηση αναλογικο-ψηφιακού μετατροπέα διαδοχικής προσέγγισης |
| title_short |
Ψηφιακο-αναλογικός μετατροπέας οδηγούμενος από ρεύμα σε υλοποίηση αναλογικο-ψηφιακού μετατροπέα διαδοχικής προσέγγισης |
| title_full |
Ψηφιακο-αναλογικός μετατροπέας οδηγούμενος από ρεύμα σε υλοποίηση αναλογικο-ψηφιακού μετατροπέα διαδοχικής προσέγγισης |
| title_fullStr |
Ψηφιακο-αναλογικός μετατροπέας οδηγούμενος από ρεύμα σε υλοποίηση αναλογικο-ψηφιακού μετατροπέα διαδοχικής προσέγγισης |
| title_full_unstemmed |
Ψηφιακο-αναλογικός μετατροπέας οδηγούμενος από ρεύμα σε υλοποίηση αναλογικο-ψηφιακού μετατροπέα διαδοχικής προσέγγισης |
| title_sort |
ψηφιακο-αναλογικός μετατροπέας οδηγούμενος από ρεύμα σε υλοποίηση αναλογικο-ψηφιακού μετατροπέα διαδοχικής προσέγγισης |
| publishDate |
2021 |
| url |
http://hdl.handle.net/10889/14517 |
| work_keys_str_mv |
AT koutsioumarēsgeōrgios psēphiakoanalogikosmetatropeasodēgoumenosaporeumaseylopoiēsēanalogikopsēphiakoumetatropeadiadochikēsprosengisēs AT koutsioumarēsgeōrgios currentdrivendacinsaradcimplementation |
| _version_ |
1771297273545752576 |
