Αρχιτεκτονικές υλικού για επιτάχυνση υπολογισμών σε convolutions neural networks
Με την αυξανόμενη διαθεσιμότητα σε υπολογιστικούς πόρους, ηδημοσιότητα της μηχανικής μάθησης αυξάνεται ραγδαία όσον αφορά τηνανάλυση και επεξεργασία δεδομένων, παρέχοντας λύσεις σε ζητήματαδιαφόρων επιστημονικών πεδίων. Τα νευρωνικά δίκτυα αποτελούν έναναπό τους πιο μελετημένους και χρησιμοποιούμενο...
| Κύριος συγγραφέας: | |
|---|---|
| Άλλοι συγγραφείς: | |
| Γλώσσα: | Greek |
| Έκδοση: |
2021
|
| Θέματα: | |
| Διαθέσιμο Online: | http://hdl.handle.net/10889/14667 |
| id |
nemertes-10889-14667 |
|---|---|
| record_format |
dspace |
| spelling |
nemertes-10889-146672022-09-05T13:58:55Z Αρχιτεκτονικές υλικού για επιτάχυνση υπολογισμών σε convolutions neural networks Hardware architectures to accelarate calculations in convolutions neural networks Σκιαδέλλης, Αργύρης Skiadellis, Argiris Συνελικτικά νευρωνικά δίκτυα Vivado HLS Convolutions neural networks FPGA Με την αυξανόμενη διαθεσιμότητα σε υπολογιστικούς πόρους, ηδημοσιότητα της μηχανικής μάθησης αυξάνεται ραγδαία όσον αφορά τηνανάλυση και επεξεργασία δεδομένων, παρέχοντας λύσεις σε ζητήματαδιαφόρων επιστημονικών πεδίων. Τα νευρωνικά δίκτυα αποτελούν έναναπό τους πιο μελετημένους και χρησιμοποιούμενους υπο-τομείς τηςμηχανικής μάθησης, συνεισφέροντας αποτελεσματικές μεθόδουςκατηγοριοποίησης δεδομένων. Η αναγνώριση εικόνας καθίσταταισημαντικό στοιχείο σε όλο και περισσότερες εφαρμογές όπως είναι ηρομποτική και οι ιατρικές διαγνώσεις. Επομένως, υπάρχει αυξανόμενηανάγκη για χωρικά και ενεργειακά αποδοτικές λύσεις, οι οποίεςικανοποιούν τις προδιαγραφές των εφαρμογών αυτών, διατηρώντας,ωστόσο, υψηλές επιδόσεις. Ως εκ τούτου, απαιτούν λύσεις υψηλήςαπόδοσης που ενσωματώνονται σε υπάρχοντα συστήματα με αυστηρούςπεριορισμούς πραγματικού χρόνου και ισχύος. Ακολουθώντας αυτή τηνπορεία, η παρούσα διπλωματική εργασία διερευνά τις δυνατότητες τηςεπιτάχυνσης των συνελικτικών νευρωνικών δικτύων με βάση το FPGA. Τονευρωνικο δικτυο που αποφασίστηκε να υλοποιηθεί ειναι το VGG-16 καιέχει την δυνατότητα κατηγοροποίησης εικόνων. Το ετερογενές σύστημαCPU-FPGA έχει σχεδιαστεί για την επιτάχυνση της αναγνώρισης εικόναςχρησιμοποιώντας τον επιταχυντή υλικού, επιτυγχάνοντας καλέςαποδόσεις. Ο επιταχυντής FPGA εστιάζει στην συνάρτηση συνέλιξης ηοποία είναι το πιο υπολογιστικά συμφορητικό μέρος των αλγορίθμωναναγνώρισης εικόνας στα συνελικτικά νευρωνικά δίκτυα. Μίαλεπτομερής ανάλυση της δομής του δικτύου, αποκαλύπτει λύσειςδιαφορετικών λειτουργικών χαρακτηριστικών, με στόχο διάφορεςτεχνικές βελτιστοποίησης για να ελαχιστοποιήσει τις προσβάσεις στημνήμη και να παραλληλοποιήσει πλήρως τις αριθμητικές πράξεις. Οεπιταχυντής FPGA έχει υλοποιηθεί με High-Level Synthesis στοπεριβάλλον ανάπτυξης Vivado HLS για τη πλακέτα Xilinx Virtex VC-707και φτάνει τη συχνότητα ρολογιού 200MHz. With the increasing availability of computational resources, the publicity ofmachine learning is rapidly increasing in terms of data analysis andprocessing, providing solutions to issues in various scientific fields. Neuralnetworks are one of the most researched and applied subdomains ofmachine learning, providing effective data classification methods. ImageRecognition is becoming a key feature in ever more applications such asrobotics and medical diagnostics. Therefore, there is a growing need todevelop area and energy-efficient solutions that meet the constraints ofsuch applications, while maintaining high performance. As a consequence,they require high performance solutions that integrate into existingsystems with strict real-time and power constraints. Following this trend,the present dissertation explores explores the possibilities of accelerating aConvolutional Neural Network using an FPGA. The neural network systemthat was decided to be implemented is VGG-16 and has the ability tocategorize images. The heterogeneous CPU-FPGA system is designed toaccelerate image recognition using the hardware accelerator, achievinggood performance. The FPGA accelerator focuses on the convolutionfunction which is the most computationally intensive part of imagerecognition algorithms in convolutional neural networks. A closeinspection of the network’s structure reveals solutions of differentfunctional characteristics, aiming at various optimization techniques tominimize memory accesses and fully parallelize arithmetic operations. TheFPGA accelerator has been synthesized using High-Level Synthesis onVivado HLS for the Xilinx Virtex VC-707 board and has a clock frequencyof 200MHz. 2021-03-11T11:07:23Z 2021-03-11T11:07:23Z 2021-03-11 http://hdl.handle.net/10889/14667 gr application/pdf |
| institution |
UPatras |
| collection |
Nemertes |
| language |
Greek |
| topic |
Συνελικτικά νευρωνικά δίκτυα Vivado HLS Convolutions neural networks FPGA |
| spellingShingle |
Συνελικτικά νευρωνικά δίκτυα Vivado HLS Convolutions neural networks FPGA Σκιαδέλλης, Αργύρης Αρχιτεκτονικές υλικού για επιτάχυνση υπολογισμών σε convolutions neural networks |
| description |
Με την αυξανόμενη διαθεσιμότητα σε υπολογιστικούς πόρους, ηδημοσιότητα της μηχανικής μάθησης αυξάνεται ραγδαία όσον αφορά τηνανάλυση και επεξεργασία δεδομένων, παρέχοντας λύσεις σε ζητήματαδιαφόρων επιστημονικών πεδίων. Τα νευρωνικά δίκτυα αποτελούν έναναπό τους πιο μελετημένους και χρησιμοποιούμενους υπο-τομείς τηςμηχανικής μάθησης, συνεισφέροντας αποτελεσματικές μεθόδουςκατηγοριοποίησης δεδομένων. Η αναγνώριση εικόνας καθίσταταισημαντικό στοιχείο σε όλο και περισσότερες εφαρμογές όπως είναι ηρομποτική και οι ιατρικές διαγνώσεις. Επομένως, υπάρχει αυξανόμενηανάγκη για χωρικά και ενεργειακά αποδοτικές λύσεις, οι οποίεςικανοποιούν τις προδιαγραφές των εφαρμογών αυτών, διατηρώντας,ωστόσο, υψηλές επιδόσεις. Ως εκ τούτου, απαιτούν λύσεις υψηλήςαπόδοσης που ενσωματώνονται σε υπάρχοντα συστήματα με αυστηρούςπεριορισμούς πραγματικού χρόνου και ισχύος. Ακολουθώντας αυτή τηνπορεία, η παρούσα διπλωματική εργασία διερευνά τις δυνατότητες τηςεπιτάχυνσης των συνελικτικών νευρωνικών δικτύων με βάση το FPGA. Τονευρωνικο δικτυο που αποφασίστηκε να υλοποιηθεί ειναι το VGG-16 καιέχει την δυνατότητα κατηγοροποίησης εικόνων. Το ετερογενές σύστημαCPU-FPGA έχει σχεδιαστεί για την επιτάχυνση της αναγνώρισης εικόναςχρησιμοποιώντας τον επιταχυντή υλικού, επιτυγχάνοντας καλέςαποδόσεις. Ο επιταχυντής FPGA εστιάζει στην συνάρτηση συνέλιξης ηοποία είναι το πιο υπολογιστικά συμφορητικό μέρος των αλγορίθμωναναγνώρισης εικόνας στα συνελικτικά νευρωνικά δίκτυα. Μίαλεπτομερής ανάλυση της δομής του δικτύου, αποκαλύπτει λύσειςδιαφορετικών λειτουργικών χαρακτηριστικών, με στόχο διάφορεςτεχνικές βελτιστοποίησης για να ελαχιστοποιήσει τις προσβάσεις στημνήμη και να παραλληλοποιήσει πλήρως τις αριθμητικές πράξεις. Οεπιταχυντής FPGA έχει υλοποιηθεί με High-Level Synthesis στοπεριβάλλον ανάπτυξης Vivado HLS για τη πλακέτα Xilinx Virtex VC-707και φτάνει τη συχνότητα ρολογιού 200MHz. |
| author2 |
Skiadellis, Argiris |
| author_facet |
Skiadellis, Argiris Σκιαδέλλης, Αργύρης |
| author |
Σκιαδέλλης, Αργύρης |
| author_sort |
Σκιαδέλλης, Αργύρης |
| title |
Αρχιτεκτονικές υλικού για επιτάχυνση υπολογισμών σε convolutions neural networks |
| title_short |
Αρχιτεκτονικές υλικού για επιτάχυνση υπολογισμών σε convolutions neural networks |
| title_full |
Αρχιτεκτονικές υλικού για επιτάχυνση υπολογισμών σε convolutions neural networks |
| title_fullStr |
Αρχιτεκτονικές υλικού για επιτάχυνση υπολογισμών σε convolutions neural networks |
| title_full_unstemmed |
Αρχιτεκτονικές υλικού για επιτάχυνση υπολογισμών σε convolutions neural networks |
| title_sort |
αρχιτεκτονικές υλικού για επιτάχυνση υπολογισμών σε convolutions neural networks |
| publishDate |
2021 |
| url |
http://hdl.handle.net/10889/14667 |
| work_keys_str_mv |
AT skiadellēsargyrēs architektonikesylikougiaepitachynsēypologismōnseconvolutionsneuralnetworks AT skiadellēsargyrēs hardwarearchitecturestoaccelaratecalculationsinconvolutionsneuralnetworks |
| _version_ |
1771297255284801536 |
