Τεχνικές ανοχής ελαττωμάτων σε κρυφή μνήμη εντολών με χρήση μετάθεσης πλαισίων και ανθεκτικών στοιχείων μνήμης
Η τεχνική της μείωσης της τάσης τροφοδοσίας, που χρησιμοποιείται για τη μείωση της κατανάλωσης ισχύος, αυξάνει την ευαισθησία των κυκλωμάτων στις αποκλίσεις των παραμέτρων τους από τις ονομαστικές τιμές και οδηγεί στην εκθετική αύξηση του πλήθους των δυσλειτουργικών κυψελίδων. Ως αποτέλεσμα, έχουν π...
| Κύριος συγγραφέας: | |
|---|---|
| Άλλοι συγγραφείς: | |
| Γλώσσα: | Greek |
| Έκδοση: |
2021
|
| Θέματα: | |
| Διαθέσιμο Online: | http://hdl.handle.net/10889/15045 |
| id |
nemertes-10889-15045 |
|---|---|
| record_format |
dspace |
| institution |
UPatras |
| collection |
Nemertes |
| language |
Greek |
| topic |
Καταχωρητές διαμόρφωσης Ανοχή σφαλμάτων Ανθεκτικά στοιχεία μνήμης Χειρότερος χρόνος εκτέλεσης Permutation registers Fault tolerance Resilient to faults cache elements Worst case execution time |
| spellingShingle |
Καταχωρητές διαμόρφωσης Ανοχή σφαλμάτων Ανθεκτικά στοιχεία μνήμης Χειρότερος χρόνος εκτέλεσης Permutation registers Fault tolerance Resilient to faults cache elements Worst case execution time Νταρίλας, Τιμολέων Παντελεήμων Τεχνικές ανοχής ελαττωμάτων σε κρυφή μνήμη εντολών με χρήση μετάθεσης πλαισίων και ανθεκτικών στοιχείων μνήμης |
| description |
Η τεχνική της μείωσης της τάσης τροφοδοσίας, που χρησιμοποιείται για τη μείωση της κατανάλωσης ισχύος, αυξάνει την ευαισθησία των κυκλωμάτων στις αποκλίσεις των παραμέτρων τους από τις ονομαστικές τιμές και οδηγεί στην εκθετική αύξηση του πλήθους των δυσλειτουργικών κυψελίδων. Ως αποτέλεσμα, έχουν προταθεί διάφορες τεχνικές ανθεκτικότητας στα σφάλματα.
Σε αυτή την εργασία προτείνουμε νέες τεχνικές που προσεγγίζουν το θέμα με διαφορετικούς τρόπους. Η πρώτη προσέγγιση ασχολείται με συστηματική ανακατανομή των μπλοκ μέσα στη δομή της κρυφής μνήμης λαμβάνοντας ως είσοδο τη θέση των δυσλειτουργικών κυττάρων τη συστοιχία κρυφής μνήμης. Πρόκειται για μια τεχνική που έχει ήδη αναπτυχθεί σε προηγούμενες εργασίες και έχει εφαρμοστεί στατικά και δυναμικά. Ο στόχος της ανακατανομής είναι να κατανέμονται ομοιόμορφα τα ελαττωματικά πλαίσια σε σύνολα και να συλλέγονται τα ελαττωματικά υποπλαίσια σε ένα ελάχιστο αριθμό πλαισίων, έτσι ώστε να μεγιστοποιούνται τα πλαίσια χωρίς βλάβη. Στην παρούσα εργασία εξετάζουμε τη δυναμική εφαρμογή της τεχνικής αυτής μειώνοντας ταυτόχρονα τις πιθανές καταστάσεις που μπορεί να βρεθεί η μνήμη μέσω της ανακατανομής των πλαισίων.
Η δεύτερη προσέγγιση ασχολείται με τα ανθεκτικά σε λάθη τμήματα της μνήμης τα οποία μπορούν να χρησιμοποιηθούν για τη αύξηση της απόδοσης της μνήμης και τη διατήρηση της χωρικής τοπικότητας της μνήμης. Πρόκειται για μια τεχνική που έχει αναπτυχθεί και χρησιμοποιεί ένα μικρό διαμοιράσιμο μπλοκ, ίδιου μεγέθους με τα πλαίσια της κρυφής μνήμης, που είναι ανθεκτικό σε σφάλματα και χρησιμοποιείται από τον μηχανισμό αναζήτησης της κρυφής μνήμης μόνο σε περίπτωση που όλα τα πλαίσια στο συγκεκριμένο σύνολο είναι ελλαττωματικά. Στην εργασία αυτή εξερευνούμε την βελτίωση της τεχνικής αυτής αυξάνοντας τον αριθμό των διαμοιράσιμων πλαισίων που θα είναι διαθέσιμα στην κρυφή μνήμη.
Η ανάπτυξη της παρούσας εργασίας βασίστηκε στην χρήση του εξομοιωτή αρχιτεκτονικής υπολογιστών gem5. Ο εξομοιωτής αυτός αποτελεί ένα πολύ ισχυρό εργαλείο ανοικτού κώδικα, το οποίο προσφέρει ποικίλες δυνατότητες με μεγάλη ευελιξία στην τροποποίησή του. Για τον υπολογισμό της απόδοσης χρησιμοποιήθηκαν τα μετροπρογράμματα Mälardalen WCET καθώς εξετάζουμε την απόδοση των τεχνικών και για τη χειρότερη περίπτωση χρόνου εκτέλεσης. Παράλληλα, ήταν απαραίτητη η χρήση ενός πλήθους χαρτών σφαλμάτων που κατασκευάστηκαν μέσω του MATLAB και οι οποίοι αναπαριστούν τα μη λειτουργικά μπλοκ μνήμης για δύο πιθανότητες σφάλματος. |
| author2 |
Ntarilas, Timoleon Panteleimon |
| author_facet |
Ntarilas, Timoleon Panteleimon Νταρίλας, Τιμολέων Παντελεήμων |
| author |
Νταρίλας, Τιμολέων Παντελεήμων |
| author_sort |
Νταρίλας, Τιμολέων Παντελεήμων |
| title |
Τεχνικές ανοχής ελαττωμάτων σε κρυφή μνήμη εντολών με χρήση μετάθεσης πλαισίων και ανθεκτικών στοιχείων μνήμης |
| title_short |
Τεχνικές ανοχής ελαττωμάτων σε κρυφή μνήμη εντολών με χρήση μετάθεσης πλαισίων και ανθεκτικών στοιχείων μνήμης |
| title_full |
Τεχνικές ανοχής ελαττωμάτων σε κρυφή μνήμη εντολών με χρήση μετάθεσης πλαισίων και ανθεκτικών στοιχείων μνήμης |
| title_fullStr |
Τεχνικές ανοχής ελαττωμάτων σε κρυφή μνήμη εντολών με χρήση μετάθεσης πλαισίων και ανθεκτικών στοιχείων μνήμης |
| title_full_unstemmed |
Τεχνικές ανοχής ελαττωμάτων σε κρυφή μνήμη εντολών με χρήση μετάθεσης πλαισίων και ανθεκτικών στοιχείων μνήμης |
| title_sort |
τεχνικές ανοχής ελαττωμάτων σε κρυφή μνήμη εντολών με χρήση μετάθεσης πλαισίων και ανθεκτικών στοιχείων μνήμης |
| publishDate |
2021 |
| url |
http://hdl.handle.net/10889/15045 |
| work_keys_str_mv |
AT ntarilastimoleōnpanteleēmōn technikesanochēselattōmatōnsekryphēmnēmēentolōnmechrēsēmetathesēsplaisiōnkaianthektikōnstoicheiōnmnēmēs AT ntarilastimoleōnpanteleēmōn faulttolerancetechniquesininstructioncacheusingpermutationandcacheelementsthatareresilienttofaults |
| _version_ |
1771297356853018624 |
| spelling |
nemertes-10889-150452022-09-05T20:33:10Z Τεχνικές ανοχής ελαττωμάτων σε κρυφή μνήμη εντολών με χρήση μετάθεσης πλαισίων και ανθεκτικών στοιχείων μνήμης Fault tolerance techniques in instruction cache using permutation and cache elements that are resilient to faults Νταρίλας, Τιμολέων Παντελεήμων Ntarilas, Timoleon Panteleimon Καταχωρητές διαμόρφωσης Ανοχή σφαλμάτων Ανθεκτικά στοιχεία μνήμης Χειρότερος χρόνος εκτέλεσης Permutation registers Fault tolerance Resilient to faults cache elements Worst case execution time Η τεχνική της μείωσης της τάσης τροφοδοσίας, που χρησιμοποιείται για τη μείωση της κατανάλωσης ισχύος, αυξάνει την ευαισθησία των κυκλωμάτων στις αποκλίσεις των παραμέτρων τους από τις ονομαστικές τιμές και οδηγεί στην εκθετική αύξηση του πλήθους των δυσλειτουργικών κυψελίδων. Ως αποτέλεσμα, έχουν προταθεί διάφορες τεχνικές ανθεκτικότητας στα σφάλματα. Σε αυτή την εργασία προτείνουμε νέες τεχνικές που προσεγγίζουν το θέμα με διαφορετικούς τρόπους. Η πρώτη προσέγγιση ασχολείται με συστηματική ανακατανομή των μπλοκ μέσα στη δομή της κρυφής μνήμης λαμβάνοντας ως είσοδο τη θέση των δυσλειτουργικών κυττάρων τη συστοιχία κρυφής μνήμης. Πρόκειται για μια τεχνική που έχει ήδη αναπτυχθεί σε προηγούμενες εργασίες και έχει εφαρμοστεί στατικά και δυναμικά. Ο στόχος της ανακατανομής είναι να κατανέμονται ομοιόμορφα τα ελαττωματικά πλαίσια σε σύνολα και να συλλέγονται τα ελαττωματικά υποπλαίσια σε ένα ελάχιστο αριθμό πλαισίων, έτσι ώστε να μεγιστοποιούνται τα πλαίσια χωρίς βλάβη. Στην παρούσα εργασία εξετάζουμε τη δυναμική εφαρμογή της τεχνικής αυτής μειώνοντας ταυτόχρονα τις πιθανές καταστάσεις που μπορεί να βρεθεί η μνήμη μέσω της ανακατανομής των πλαισίων. Η δεύτερη προσέγγιση ασχολείται με τα ανθεκτικά σε λάθη τμήματα της μνήμης τα οποία μπορούν να χρησιμοποιηθούν για τη αύξηση της απόδοσης της μνήμης και τη διατήρηση της χωρικής τοπικότητας της μνήμης. Πρόκειται για μια τεχνική που έχει αναπτυχθεί και χρησιμοποιεί ένα μικρό διαμοιράσιμο μπλοκ, ίδιου μεγέθους με τα πλαίσια της κρυφής μνήμης, που είναι ανθεκτικό σε σφάλματα και χρησιμοποιείται από τον μηχανισμό αναζήτησης της κρυφής μνήμης μόνο σε περίπτωση που όλα τα πλαίσια στο συγκεκριμένο σύνολο είναι ελλαττωματικά. Στην εργασία αυτή εξερευνούμε την βελτίωση της τεχνικής αυτής αυξάνοντας τον αριθμό των διαμοιράσιμων πλαισίων που θα είναι διαθέσιμα στην κρυφή μνήμη. Η ανάπτυξη της παρούσας εργασίας βασίστηκε στην χρήση του εξομοιωτή αρχιτεκτονικής υπολογιστών gem5. Ο εξομοιωτής αυτός αποτελεί ένα πολύ ισχυρό εργαλείο ανοικτού κώδικα, το οποίο προσφέρει ποικίλες δυνατότητες με μεγάλη ευελιξία στην τροποποίησή του. Για τον υπολογισμό της απόδοσης χρησιμοποιήθηκαν τα μετροπρογράμματα Mälardalen WCET καθώς εξετάζουμε την απόδοση των τεχνικών και για τη χειρότερη περίπτωση χρόνου εκτέλεσης. Παράλληλα, ήταν απαραίτητη η χρήση ενός πλήθους χαρτών σφαλμάτων που κατασκευάστηκαν μέσω του MATLAB και οι οποίοι αναπαριστούν τα μη λειτουργικά μπλοκ μνήμης για δύο πιθανότητες σφάλματος. The technique of reducing power consumption increases the sensitivity of the circuits to their parameter deviations from the rated values and results in an exponential increase in the number of malfunctioning cells. As a result, various fault-resistance techniques have been proposed. In this work, we propose new techniques that approach the subject in two different ways. The first proposed technique applies a systematic redistribution of blocks within the cache structure taking as input the malfunctioning cells of the cache array. This is a technique that has already been developed in previous work and applied both statically and dynamically. The purpose of redistribution is to distribute the defective blocks uniformly in sets and to collect the defective subblocks in a minimum number of blocks, so that the blocks can be maximized without errors. The present thesis uses a dynamic version of this technique while also reducing the possible states that the cache can reach by the redistribution of blocks. The second proposed technique uses resilient to faults cache blocks which can be used to improve the performance of the cache but also to improve the spatial locality of the given cache. This technique has been developed and uses a shared reliable buffer, which has the same size as a cache block, that is resilient to faults and is used by the look up mechanism of the cache only when all the blocks in the concerned set are faulty. In this thesis, we are proposing the improvement of the technique by raising the number of shared buffers that can be used. The development of the present work was based on the use of the gem5 computing architecture simulator. This simulator is a very powerful open source tool that offers a variety of features with great flexibility in modifying it. The Mälardalen WCET Benchmarks were used to measure performance since we will explore the impact of the techniques in Worst Case Performance. In addition, it was necessary to use a variety of fault maps produced via MATLAB that represent non-working memory cells for two fail probabilities. 2021-07-19T06:49:46Z 2021-07-19T06:49:46Z 2021-07-16 http://hdl.handle.net/10889/15045 gr application/pdf |
