Υλοποίηση του αλγορίθμου αναγνώρισης ακμών canny edge σε τεχνολογία FPGA με χρήση σύνθεσης υψηλού επιπέδου (high-level synthesis, HLS)
Η ανίχνευση ακμών είναι ένα θεμελιώδες εργαλείο στη ψηφιακή επεξεργασία εικόνας, στη μηχανική και υπολογιστική όραση. Στη σύγχρονη εποχή η ανίχνευση ακμών εμφανίζεται ολοένα και περισσότερο σε εφαρμογές παράλληλα με τη ραγδαία εξέλιγη της τεχνολογίας. Έχουν αναπτυχθεί δεκάδες αλγόριθμοι αναγνώρισης...
Κύριος συγγραφέας: | |
---|---|
Άλλοι συγγραφείς: | |
Γλώσσα: | Greek |
Έκδοση: |
2022
|
Θέματα: | |
Διαθέσιμο Online: | http://hdl.handle.net/10889/16509 |
id |
nemertes-10889-16509 |
---|---|
record_format |
dspace |
spelling |
nemertes-10889-165092022-09-05T14:11:09Z Υλοποίηση του αλγορίθμου αναγνώρισης ακμών canny edge σε τεχνολογία FPGA με χρήση σύνθεσης υψηλού επιπέδου (high-level synthesis, HLS) Implementation of canny edge algorithm in FPGA technology using high-level synthesis (HLS) Παρθενίου, Ευάγγελος Partheniou, Evangelos Στένσιλ Αναγνώριση ακμών Σύνθεση υψηλού επιπέδου High level synthesis FPGA Stencil Canny edge Η ανίχνευση ακμών είναι ένα θεμελιώδες εργαλείο στη ψηφιακή επεξεργασία εικόνας, στη μηχανική και υπολογιστική όραση. Στη σύγχρονη εποχή η ανίχνευση ακμών εμφανίζεται ολοένα και περισσότερο σε εφαρμογές παράλληλα με τη ραγδαία εξέλιγη της τεχνολογίας. Έχουν αναπτυχθεί δεκάδες αλγόριθμοι αναγνώρισης ακμών και παραλλαγές τους για να καλυφθούν οι ανάγκες για γρήγορα και ποιοτικά αποτελέσματα. Ένας από τους πιο δημοφιλής αλγορίθμους είναι ο Canny Edge, ο οποίος έχει επιλεχθεί για την ανάλυση και υλοποίηση του σε υλικό. Ο σκοπός αυτής της διπλωματικής εργασίας είναι η σύνθεση υψηλού επιπέδου(High Level Synthesis) του αλγορίθμου Canny Edge. Έχουν σχεδιαστεί δύο διαφορετικές αρχιτεκτονικές, η πρώτη είναι η πιο απλή και βελτιστοποιείται αξιοποιώντας τις δυνατότητες του εργαλείου VITIS HLS και η δεύτερη είναι σχεδιασμένη με συγκεκριμένη τεχνική. Οι τελικές υλοποιήσεις κρίνονται μεταξύ τους ως προς τη μείωση της συνολικής καθυστέρησης, καθώς και ως προς τις απαιτήσεις στους διαθέσιμους πόρους του υλικού. Edge detection is a fundamental tool in digital image processing, machine and computer vision. In modern times, edge detection appears more and more in applications alongside the rapid evolution of technology. Dozens of edge detection algorithms and their variants have been developed to meet the need for fast and quality results. One of the most popular algorithms is Canny Edge detection algorithm, which has been chosen for analysis and hardware implementation. The purpose of this thesis is the High Level Synthesis of Canny Edge algorithm. Two different architectures have been designed, the first one is the simplest and is optimized by exploiting the capabilities of the VITIS HLS tool and the second one is designed with a specific technique. Final implementations are judged against each other in terms of overall latency reduction, as well as demands on available hardware resources. 2022-07-13T06:48:44Z 2022-07-13T06:48:44Z 2022-07-12 http://hdl.handle.net/10889/16509 gr application/pdf |
institution |
UPatras |
collection |
Nemertes |
language |
Greek |
topic |
Στένσιλ Αναγνώριση ακμών Σύνθεση υψηλού επιπέδου High level synthesis FPGA Stencil Canny edge |
spellingShingle |
Στένσιλ Αναγνώριση ακμών Σύνθεση υψηλού επιπέδου High level synthesis FPGA Stencil Canny edge Παρθενίου, Ευάγγελος Υλοποίηση του αλγορίθμου αναγνώρισης ακμών canny edge σε τεχνολογία FPGA με χρήση σύνθεσης υψηλού επιπέδου (high-level synthesis, HLS) |
description |
Η ανίχνευση ακμών είναι ένα θεμελιώδες εργαλείο στη ψηφιακή επεξεργασία εικόνας, στη μηχανική και υπολογιστική όραση. Στη σύγχρονη εποχή η ανίχνευση ακμών εμφανίζεται ολοένα και περισσότερο σε εφαρμογές παράλληλα με τη ραγδαία εξέλιγη της τεχνολογίας. Έχουν αναπτυχθεί δεκάδες αλγόριθμοι αναγνώρισης ακμών και παραλλαγές τους για να καλυφθούν οι ανάγκες για γρήγορα και ποιοτικά αποτελέσματα. Ένας από τους πιο δημοφιλής αλγορίθμους είναι ο Canny Edge, ο οποίος έχει επιλεχθεί για την ανάλυση και υλοποίηση του σε υλικό.
Ο σκοπός αυτής της διπλωματικής εργασίας είναι η σύνθεση υψηλού επιπέδου(High Level Synthesis) του αλγορίθμου Canny Edge. Έχουν σχεδιαστεί δύο διαφορετικές αρχιτεκτονικές, η πρώτη είναι η πιο απλή και βελτιστοποιείται αξιοποιώντας τις δυνατότητες του εργαλείου VITIS HLS και η δεύτερη είναι σχεδιασμένη με συγκεκριμένη τεχνική. Οι τελικές υλοποιήσεις κρίνονται μεταξύ τους ως προς τη μείωση της συνολικής καθυστέρησης, καθώς και ως προς τις απαιτήσεις στους διαθέσιμους πόρους του υλικού. |
author2 |
Partheniou, Evangelos |
author_facet |
Partheniou, Evangelos Παρθενίου, Ευάγγελος |
author |
Παρθενίου, Ευάγγελος |
author_sort |
Παρθενίου, Ευάγγελος |
title |
Υλοποίηση του αλγορίθμου αναγνώρισης ακμών canny edge σε τεχνολογία FPGA με χρήση σύνθεσης υψηλού επιπέδου (high-level synthesis, HLS) |
title_short |
Υλοποίηση του αλγορίθμου αναγνώρισης ακμών canny edge σε τεχνολογία FPGA με χρήση σύνθεσης υψηλού επιπέδου (high-level synthesis, HLS) |
title_full |
Υλοποίηση του αλγορίθμου αναγνώρισης ακμών canny edge σε τεχνολογία FPGA με χρήση σύνθεσης υψηλού επιπέδου (high-level synthesis, HLS) |
title_fullStr |
Υλοποίηση του αλγορίθμου αναγνώρισης ακμών canny edge σε τεχνολογία FPGA με χρήση σύνθεσης υψηλού επιπέδου (high-level synthesis, HLS) |
title_full_unstemmed |
Υλοποίηση του αλγορίθμου αναγνώρισης ακμών canny edge σε τεχνολογία FPGA με χρήση σύνθεσης υψηλού επιπέδου (high-level synthesis, HLS) |
title_sort |
υλοποίηση του αλγορίθμου αναγνώρισης ακμών canny edge σε τεχνολογία fpga με χρήση σύνθεσης υψηλού επιπέδου (high-level synthesis, hls) |
publishDate |
2022 |
url |
http://hdl.handle.net/10889/16509 |
work_keys_str_mv |
AT parthenioueuangelos ylopoiēsētoualgorithmouanagnōrisēsakmōncannyedgesetechnologiafpgamechrēsēsynthesēsypsēlouepipedouhighlevelsynthesishls AT parthenioueuangelos implementationofcannyedgealgorithminfpgatechnologyusinghighlevelsynthesishls |
_version_ |
1771297228793577472 |