Αλγόριθμοι και αρχιτεκτονικές υλικού σε FPGA για Intelligent Reflecting Surfaces (IRS)
Η παρούσα εργασία ασχολείται με την υλοποίηση σε υλικό ενός αλγορίθμου ο οποίος σχετίζεται με τη λειτουργία μιας έξυπνης επιφάνειας ανάκλασης (Intelligent Reflecting Surface- IRS). Οι IRSs είναι μια τεχολογία που αφορά συστήματα πομπού- δέκτη (τηλεπικοινωνιακά, τοποθεσίας, αισθητήρων). Τοποθετούν...
Κύριος συγγραφέας: | |
---|---|
Άλλοι συγγραφείς: | |
Γλώσσα: | Greek |
Έκδοση: |
2022
|
Θέματα: | |
Διαθέσιμο Online: | https://hdl.handle.net/10889/23434 |
id |
nemertes-10889-23434 |
---|---|
record_format |
dspace |
spelling |
nemertes-10889-234342022-10-19T03:34:10Z Αλγόριθμοι και αρχιτεκτονικές υλικού σε FPGA για Intelligent Reflecting Surfaces (IRS) Algorithms and hardware implementation for FPGA for Intelligent Reflecting Surfaces (IRS) Σκαρπαθιώτη, Ανδριάνα Skarpathioti, Andriana Πομπός Δέκτης Intelligent Reflecting Surfaces (IRS) Reconfigurable Intelligent Surfaces (RIS) ASIC FPGA Newton-Raphson Singular Value Decomposition (SVD) Singular Value Thresholding (SVT) CORDIC JACOBI Complex SVD LASSO ADMM AHB master APB slave DMA Register file FPGA speed grade Leakage power Dynamic power Channel estimation Reflection optimization Η παρούσα εργασία ασχολείται με την υλοποίηση σε υλικό ενός αλγορίθμου ο οποίος σχετίζεται με τη λειτουργία μιας έξυπνης επιφάνειας ανάκλασης (Intelligent Reflecting Surface- IRS). Οι IRSs είναι μια τεχολογία που αφορά συστήματα πομπού- δέκτη (τηλεπικοινωνιακά, τοποθεσίας, αισθητήρων). Τοποθετούνται μεταξύ πομπού και δέκτη και έχουν ως στόχο τη βελτίωση της ποιότητας του λαμβανόμενου σήματος στον δέκτη. Στην παρούσα εργασία, στο 1ο κεφάλαιο, γίνεται μια ανάλυση της τεχνολογίας που αφορά τις IRSs και των θεμάτων σχεδίασής τους. Στο 2ο κεφάλαιο, περιγράφεται ο αλγόριθμος που επιλέχθηκε να υλοποιηθεί. Στο 3ο κεφάλαιο, υπάρχει εκτενής ανάλυση του IP που υλοποιήθηκε. Στο 4ο κεφάλαιο, υπάρχουν πληροφορίες σχετικές με τη σύνθεση του IP σε ASIC και FPGA. Τέλος, στο 5ο κεφάλαιο, παρουσιάζονται τα αποτελέσματα των προσομοιώσεων (RTL και GLS), προβλήματα που υπάρχουν στο IP και προτάσεις για μελλοντικές διορθώσεις. This present thesis refers to the hardware implementation of an algorithm for an Intelligent Reflecting Surface (IRS). IRS is an upcoming technology concerning the communication systems. It is a surface consisting of cells of meta-materials. It is based on uniform linear arrays and beamforming. There are 2 main design issues for an IRS: channel estimation and reflection optimization. The algorithm that this thesis refers to is used for channel estimation. The first 2 chapters focus on the IRS technology and the algorithm that is implemented respectively. Chapter 3 is focused on the design of an IP that makes the algorithm’s calculations. A main issue was the large numbers that must be represented and the large arrays that are needed. To solve that problem and to optimize the design in terms of area and memory requirements, a new representation in binary was proposed. There are also 2 algorithms suggested for proper calculation of addition, subtraction and multiplication in the new representation. In addition, an implementation for singular value decomposition (SVD) is suggested. Furthermore, there is an AHB master, APB, register file and DMA implementation for the IP. Chapter 4 refers to the results of the ASIC and FPGA synthesis. Last but not least, chapter 5 presents the result of the RTL and GLS simulations and suggests future work on the subject. 2022-10-18T19:08:12Z 2022-10-18T19:08:12Z 2022-10-18 https://hdl.handle.net/10889/23434 el Attribution-NonCommercial-NoDerivs 3.0 United States http://creativecommons.org/licenses/by-nc-nd/3.0/us/ application/pdf |
institution |
UPatras |
collection |
Nemertes |
language |
Greek |
topic |
Πομπός Δέκτης Intelligent Reflecting Surfaces (IRS) Reconfigurable Intelligent Surfaces (RIS) ASIC FPGA Newton-Raphson Singular Value Decomposition (SVD) Singular Value Thresholding (SVT) CORDIC JACOBI Complex SVD LASSO ADMM AHB master APB slave DMA Register file FPGA speed grade Leakage power Dynamic power Channel estimation Reflection optimization |
spellingShingle |
Πομπός Δέκτης Intelligent Reflecting Surfaces (IRS) Reconfigurable Intelligent Surfaces (RIS) ASIC FPGA Newton-Raphson Singular Value Decomposition (SVD) Singular Value Thresholding (SVT) CORDIC JACOBI Complex SVD LASSO ADMM AHB master APB slave DMA Register file FPGA speed grade Leakage power Dynamic power Channel estimation Reflection optimization Σκαρπαθιώτη, Ανδριάνα Αλγόριθμοι και αρχιτεκτονικές υλικού σε FPGA για Intelligent Reflecting Surfaces (IRS) |
description |
Η παρούσα εργασία ασχολείται με την υλοποίηση σε υλικό ενός αλγορίθμου ο οποίος σχετίζεται με τη
λειτουργία μιας έξυπνης επιφάνειας ανάκλασης (Intelligent Reflecting Surface- IRS). Οι IRSs είναι μια
τεχολογία που αφορά συστήματα πομπού- δέκτη (τηλεπικοινωνιακά, τοποθεσίας, αισθητήρων).
Τοποθετούνται μεταξύ πομπού και δέκτη και έχουν ως στόχο τη βελτίωση της ποιότητας του λαμβανόμενου
σήματος στον δέκτη. Στην παρούσα εργασία, στο 1ο κεφάλαιο, γίνεται μια ανάλυση της τεχνολογίας που
αφορά τις IRSs και των θεμάτων σχεδίασής τους. Στο 2ο κεφάλαιο, περιγράφεται ο αλγόριθμος που
επιλέχθηκε να υλοποιηθεί. Στο 3ο κεφάλαιο, υπάρχει εκτενής ανάλυση του IP που υλοποιήθηκε. Στο 4ο
κεφάλαιο, υπάρχουν πληροφορίες σχετικές με τη σύνθεση του IP σε ASIC και FPGA. Τέλος, στο 5ο κεφάλαιο,
παρουσιάζονται τα αποτελέσματα των προσομοιώσεων (RTL και GLS), προβλήματα που υπάρχουν στο IP και
προτάσεις για μελλοντικές διορθώσεις. |
author2 |
Skarpathioti, Andriana |
author_facet |
Skarpathioti, Andriana Σκαρπαθιώτη, Ανδριάνα |
author |
Σκαρπαθιώτη, Ανδριάνα |
author_sort |
Σκαρπαθιώτη, Ανδριάνα |
title |
Αλγόριθμοι και αρχιτεκτονικές υλικού σε FPGA για Intelligent Reflecting Surfaces (IRS) |
title_short |
Αλγόριθμοι και αρχιτεκτονικές υλικού σε FPGA για Intelligent Reflecting Surfaces (IRS) |
title_full |
Αλγόριθμοι και αρχιτεκτονικές υλικού σε FPGA για Intelligent Reflecting Surfaces (IRS) |
title_fullStr |
Αλγόριθμοι και αρχιτεκτονικές υλικού σε FPGA για Intelligent Reflecting Surfaces (IRS) |
title_full_unstemmed |
Αλγόριθμοι και αρχιτεκτονικές υλικού σε FPGA για Intelligent Reflecting Surfaces (IRS) |
title_sort |
αλγόριθμοι και αρχιτεκτονικές υλικού σε fpga για intelligent reflecting surfaces (irs) |
publishDate |
2022 |
url |
https://hdl.handle.net/10889/23434 |
work_keys_str_mv |
AT skarpathiōtēandriana algorithmoikaiarchitektonikesylikousefpgagiaintelligentreflectingsurfacesirs AT skarpathiōtēandriana algorithmsandhardwareimplementationforfpgaforintelligentreflectingsurfacesirs |
_version_ |
1771297133086900224 |