Αρχιτεκτονικές επιταχυντών υλικού για συνελικτικά δίκτυα
Στόχος της παρούσας διπλωματικής εργασίας ήταν ο σχεδιασμός και υλοποίηση ενός μοντέλου μηχανικής μάθησης, συγκεκριμένα ενός νευρωνικού δικτύου convolutional autoencoder, με σκοπό την τοποθέτησή του εντός FPGA υλικού. Η υλοποίηση έγινε εντός του περιβάλλοντος Catapult. Θα περιγράψουμε το απαραίτητο...
| Κύριος συγγραφέας: | |
|---|---|
| Άλλοι συγγραφείς: | |
| Γλώσσα: | Greek |
| Έκδοση: |
2023
|
| Θέματα: | |
| Διαθέσιμο Online: | https://hdl.handle.net/10889/24757 |
| id |
nemertes-10889-24757 |
|---|---|
| record_format |
dspace |
| spelling |
nemertes-10889-247572023-03-10T04:36:08Z Αρχιτεκτονικές επιταχυντών υλικού για συνελικτικά δίκτυα Hardware accelerator architectures for convolutional Networks Κόλλιας, Γεώργιος Kollias, Yorgos Μηχανική μάθηση Νευρωνικά δίκτυα Machine learning Neural networks FPGA Στόχος της παρούσας διπλωματικής εργασίας ήταν ο σχεδιασμός και υλοποίηση ενός μοντέλου μηχανικής μάθησης, συγκεκριμένα ενός νευρωνικού δικτύου convolutional autoencoder, με σκοπό την τοποθέτησή του εντός FPGA υλικού. Η υλοποίηση έγινε εντός του περιβάλλοντος Catapult. Θα περιγράψουμε το απαραίτητο θεωρητικό υπόβαθρο για την κατανόηση της λειτουργίας του μοντέλου, τις διάφορες τεχνικές που θα μπορούσαμε να ακολουθήσουμε για το σχεδιασμό του, τα εργαλεία και τις βιβλιοθήκες που αξιοποιήθηκαν. Επιπλέον θα αναφερθούμε λεπτομερώς στις αλλαγές που πραγματοποιήσαμε στην αρχιτεκτονική προκειμένου να βελτιώσουμε την απόδοση του κυκλώματος. Τέλος θα παραθέσουμε τα συμπεράσματα και τις παρατηρήσεις που προέκυψαν κατά το σχεδιασμό. The aim of this thesis was the design and implementation of a machine learning model, specifically a convolutional autoencoder neural network, with the aim of placing it inside FPGA hardware. The implementation was done within the environment of Catapult. We will describe the necessary theoretical background to understand the function of the model, the various techniques we could follow for its design, the tools and libraries used. Additionally we will detail the changes we made to the architecture to improve circuit performance. Finally, we will list the conclusions and observations that arose during the design. 2023-03-09T09:30:25Z 2023-03-09T09:30:25Z 2023-03-08 https://hdl.handle.net/10889/24757 el application/pdf |
| institution |
UPatras |
| collection |
Nemertes |
| language |
Greek |
| topic |
Μηχανική μάθηση Νευρωνικά δίκτυα Machine learning Neural networks FPGA |
| spellingShingle |
Μηχανική μάθηση Νευρωνικά δίκτυα Machine learning Neural networks FPGA Κόλλιας, Γεώργιος Αρχιτεκτονικές επιταχυντών υλικού για συνελικτικά δίκτυα |
| description |
Στόχος της παρούσας διπλωματικής εργασίας ήταν ο σχεδιασμός και υλοποίηση ενός μοντέλου μηχανικής μάθησης, συγκεκριμένα ενός νευρωνικού δικτύου convolutional autoencoder, με σκοπό την τοποθέτησή του εντός FPGA υλικού. Η υλοποίηση έγινε εντός του περιβάλλοντος Catapult.
Θα περιγράψουμε το απαραίτητο θεωρητικό υπόβαθρο για την κατανόηση της λειτουργίας του μοντέλου, τις διάφορες τεχνικές που θα μπορούσαμε να ακολουθήσουμε για το σχεδιασμό του, τα εργαλεία και τις βιβλιοθήκες που αξιοποιήθηκαν. Επιπλέον θα αναφερθούμε λεπτομερώς στις αλλαγές που πραγματοποιήσαμε στην αρχιτεκτονική προκειμένου να βελτιώσουμε την απόδοση του κυκλώματος. Τέλος θα παραθέσουμε τα συμπεράσματα και τις παρατηρήσεις που προέκυψαν κατά το σχεδιασμό. |
| author2 |
Kollias, Yorgos |
| author_facet |
Kollias, Yorgos Κόλλιας, Γεώργιος |
| author |
Κόλλιας, Γεώργιος |
| author_sort |
Κόλλιας, Γεώργιος |
| title |
Αρχιτεκτονικές επιταχυντών υλικού για συνελικτικά δίκτυα |
| title_short |
Αρχιτεκτονικές επιταχυντών υλικού για συνελικτικά δίκτυα |
| title_full |
Αρχιτεκτονικές επιταχυντών υλικού για συνελικτικά δίκτυα |
| title_fullStr |
Αρχιτεκτονικές επιταχυντών υλικού για συνελικτικά δίκτυα |
| title_full_unstemmed |
Αρχιτεκτονικές επιταχυντών υλικού για συνελικτικά δίκτυα |
| title_sort |
αρχιτεκτονικές επιταχυντών υλικού για συνελικτικά δίκτυα |
| publishDate |
2023 |
| url |
https://hdl.handle.net/10889/24757 |
| work_keys_str_mv |
AT kolliasgeōrgios architektonikesepitachyntōnylikougiasyneliktikadiktya AT kolliasgeōrgios hardwareacceleratorarchitecturesforconvolutionalnetworks |
| _version_ |
1771297198067154944 |
