Αρχιτεκτονικές υλικού για επαναληπτικούς αποκωδικοποιητές LDPC σε συστήματα 5G
Η παρούσα διπλωματική εργασία αφορά τους κώδικες διόρθωσης λαθών LDPC και την υλοποίηση μιας αρχιτεκτονικής αποκωδικοποιητή LDPC για ένα σύστημα 5G New Radio Reduced Capability (RedCap). Γίνεται εισαγωγή στην Quasi-Cyclic δομή των κωδίκων για το πρότυπο αυτό και στους αλγόριθμους αποκωδικοποίησης πο...
| Κύριος συγγραφέας: | |
|---|---|
| Άλλοι συγγραφείς: | |
| Γλώσσα: | Greek |
| Έκδοση: |
2023
|
| Θέματα: | |
| Διαθέσιμο Online: | https://hdl.handle.net/10889/25441 |
| id |
nemertes-10889-25441 |
|---|---|
| record_format |
dspace |
| spelling |
nemertes-10889-254412023-07-08T03:58:33Z Αρχιτεκτονικές υλικού για επαναληπτικούς αποκωδικοποιητές LDPC σε συστήματα 5G Hardware architectures for iterative LDPC decoders in 5G systems Τσικρικάς, Σταύρος Tsikrikas, Stavros Αρχιτεκτονικές υλικού Αποκωδικοποιητές LDPC 5G Hardware architectures Decoders Η παρούσα διπλωματική εργασία αφορά τους κώδικες διόρθωσης λαθών LDPC και την υλοποίηση μιας αρχιτεκτονικής αποκωδικοποιητή LDPC για ένα σύστημα 5G New Radio Reduced Capability (RedCap). Γίνεται εισαγωγή στην Quasi-Cyclic δομή των κωδίκων για το πρότυπο αυτό και στους αλγόριθμους αποκωδικοποίησης που χρησιμοποιούνται στο υλικό. Δημιουργείται μοντέλο σε MATLAB για την προσομοίωση της διορθωτικής συμπεριφοράς των κωδίκων LDPC του 5G NR σε ένα εύρος τιμών SNR και για διαφορετικά σχήματα διαμόρφωσης με σκοπό την εξαγωγή σχεδιαστικών παραμέτρων. Μελετάται πώς η μέθοδος κανονικοποίησης των LLR fixed-point αναπαράστασης με 5-bit ακρίβεια επηρεάζει τη διορθωτική ικανότητα του αποκωδικοποιητή. Αναπτύσσεται αρχιτεκτονική που υιοθετεί στοιχεία της βιβλιογραφίας, στηρίζεται σε αυτά, αλλά διαφοροποιείται επιδιώκοντας να επιτύχει καλύτερους συμβιβασμούς μεταξύ εμβαδού και απόδοσης. This thesis deals with the LDPC forward error correction codes and the implementation of a LDPC decoder architecture for a 5G New Radio Reduced Capability (RedCap) system. An introduction is given to the Quasi-Cyclic code structure for this standard and to the decoding algorithms used in hardware. A model in MATLAB is created to simulate the corrective behavior of LDPC codes of 5G NR over a range of SNR and different modulation schemes and to extract design parameters. It is studied how the normalization method of fixed-point LLR representation with 5-bit accuracy affects the corrective capability of the decoder. An architecture is developed that adopts elements of the literature, builds on them, but diverges by seeking to achieve better trade-offs between area and performance. 2023-07-07T10:40:16Z 2023-07-07T10:40:16Z 2023-07-07 https://hdl.handle.net/10889/25441 el Attribution-NonCommercial-NoDerivs 3.0 United States http://creativecommons.org/licenses/by-nc-nd/3.0/us/ application/pdf |
| institution |
UPatras |
| collection |
Nemertes |
| language |
Greek |
| topic |
Αρχιτεκτονικές υλικού Αποκωδικοποιητές LDPC 5G Hardware architectures Decoders |
| spellingShingle |
Αρχιτεκτονικές υλικού Αποκωδικοποιητές LDPC 5G Hardware architectures Decoders Τσικρικάς, Σταύρος Αρχιτεκτονικές υλικού για επαναληπτικούς αποκωδικοποιητές LDPC σε συστήματα 5G |
| description |
Η παρούσα διπλωματική εργασία αφορά τους κώδικες διόρθωσης λαθών LDPC και την υλοποίηση μιας αρχιτεκτονικής αποκωδικοποιητή LDPC για ένα σύστημα 5G New Radio Reduced Capability (RedCap). Γίνεται εισαγωγή στην Quasi-Cyclic δομή των κωδίκων για το πρότυπο αυτό και στους αλγόριθμους αποκωδικοποίησης που χρησιμοποιούνται στο υλικό. Δημιουργείται μοντέλο σε MATLAB για την προσομοίωση της διορθωτικής συμπεριφοράς των κωδίκων LDPC του 5G NR σε ένα εύρος τιμών SNR και για διαφορετικά σχήματα διαμόρφωσης με σκοπό την εξαγωγή σχεδιαστικών παραμέτρων. Μελετάται πώς η μέθοδος κανονικοποίησης των LLR fixed-point αναπαράστασης με 5-bit ακρίβεια επηρεάζει τη διορθωτική ικανότητα του αποκωδικοποιητή. Αναπτύσσεται αρχιτεκτονική που υιοθετεί στοιχεία της βιβλιογραφίας, στηρίζεται σε αυτά, αλλά διαφοροποιείται επιδιώκοντας να επιτύχει καλύτερους συμβιβασμούς μεταξύ εμβαδού και απόδοσης. |
| author2 |
Tsikrikas, Stavros |
| author_facet |
Tsikrikas, Stavros Τσικρικάς, Σταύρος |
| author |
Τσικρικάς, Σταύρος |
| author_sort |
Τσικρικάς, Σταύρος |
| title |
Αρχιτεκτονικές υλικού για επαναληπτικούς αποκωδικοποιητές LDPC σε συστήματα 5G |
| title_short |
Αρχιτεκτονικές υλικού για επαναληπτικούς αποκωδικοποιητές LDPC σε συστήματα 5G |
| title_full |
Αρχιτεκτονικές υλικού για επαναληπτικούς αποκωδικοποιητές LDPC σε συστήματα 5G |
| title_fullStr |
Αρχιτεκτονικές υλικού για επαναληπτικούς αποκωδικοποιητές LDPC σε συστήματα 5G |
| title_full_unstemmed |
Αρχιτεκτονικές υλικού για επαναληπτικούς αποκωδικοποιητές LDPC σε συστήματα 5G |
| title_sort |
αρχιτεκτονικές υλικού για επαναληπτικούς αποκωδικοποιητές ldpc σε συστήματα 5g |
| publishDate |
2023 |
| url |
https://hdl.handle.net/10889/25441 |
| work_keys_str_mv |
AT tsikrikasstauros architektonikesylikougiaepanalēptikousapokōdikopoiētesldpcsesystēmata5g AT tsikrikasstauros hardwarearchitecturesforiterativeldpcdecodersin5gsystems |
| _version_ |
1771297283047948288 |
