| Περίληψη: | Στο πεδίο των ασύρματων επικοινωνιών της τάξης των 60 GHz που αντιστοιχούν σε ρυθμούς μετάδοσης multi-gigabits ανά δευτερόλεπτο, οι σύγχρονες υλοποιήσεις βασίζονται στα ιδιαίτερα προσαρμοζόμενα ASICs, ανάλογα με τις ανάγκες της εφαρμογής. Απαιτούνται γενικώς υψηλές ταχύτητες επεξεργασίας σε συνδυασμό με χαμηλή κατανάλωση ενέργειας. Ωστόσο, για να υποστηριχθούν διαφορετικά πρότυπα με μεγάλη διαφοροποίηση τρόπων χρήσης, είναι ιδιαίτερα επιθυμητές λύσεις αρχιτεκτονικής που μπορούν να προγραμματιστούν και να ρυθμιστούν έτσι ώστε αυξάνοντας το δυνατό αγοραστικό κοινό, να μειωθεί το κόστος επεξεργασίας ανά chip. Στις μέρες μας, τα ASIPs (Application-Specific Instruction-set Processors) δεν είναι εφικτά λόγων των υψηλότατων απαιτήσεων απόδοσης/ενέργειας. Ωστόσο, το κενό που υπάρχει με τα ASICs μπορεί κατά μεγάλο μέρος να γεφυρωθεί ή και να εξαλειφθεί, εισάγοντας και χρησιμοποιώντας ποιο δυναμική συμπεριφορά στην ψηφιακή front-end λειτουργικότητα. Για να επιτευχθεί αυτό, απαιτούνται καινοτομίες στην πλευρά της αρχιτεκτονικής του επεξεργαστή και ειδικότερα στον τρόπο που οι αλγόριθμοι αντιστοιχίζονται σε αυτές τις απαιτήσεις.
Ξεκινώντας από παλαιότερα πειράματα που έδειξαν ότι η ιδέα αυτή είναι εφικτή, τα αντιπροσωπευτικά αλγοριθμικά τμήματα (με βάση κυρίως τον FFT) θα αντιστοιχηθούν στην επιλεγμένη αρχιτεκτονική ASIP για εφαρμογές στα 60 GHz. Σε αυτά τα πλαίσια, θα εφαρμοστεί η μεθοδολογία του διαγράμματος ροής εκτιμήσεων υψηλής κλίμακας (high level estimations flowchart). Πιο συγκεκριμένα, αρχικά θα αποκτηθεί μια πιο ακριβής καταγραφή του λειτουργικού κόστους της αλυσίδας φορτίου δεδομένων του ψηφιακού μέρους του δέκτη που υλοποιεί το πρότυπο επικοινωνιών στα 60 GHz. Στη συνέχεια θα κβαντιστούν οι πιο πολύπλοκοι, λειτουργικά, πυρήνες της αλυσίδας, όπως θα προκύψει από το προηγούμενο βήμα και τελικά οι πυρήνες αυτοί θα αντιστοιχηθούν σε αναδιαμορφώσιμα αρχιτεκτονικά μοντέλα. Η εργασία θα επικεντρωθεί στον FFT, που αναμένεται να έχει τη μέγιστη λειτουργική πολυπλοκότητα και θα προταθεί μια διαφορετική προσέγγιση για τον τρόπο προσπέλασης των δεδομένων και των συντελεστών στην SRAM και το register file, με στόχο την ελάττωση της κατανάλωσης ενέργειας του πυρήνα αυτού. Τέλος, θα παρατεθεί μια συγκριτική μελέτη των σχημάτων πρόσβασης που θα ερευνηθούν. Με αυτόν τον τρόπο μπορούν να ποσοτικοποιηθούν τα συνολικά κέρδη της έρευνάς μας.
|
|---|
