Αλγόριθμοι και υλοποίηση "mixed signal" κυκλώματος ανίχνευσης παλμών (Read-out) υψηλής ταχύτητας
Το αντικείμενο της παρούσας διπλωματικής εργασίας είναι ο σχεδιασμός ενός υψηλής ταχύτητας αναλογικού κυκλώματος, με σκοπό την αναγνώριση και καταγραφή παλμών νετρίνων, καθώς και η υλοποίηση ενός υψηλής ανάλυσης TDC (Time to Digital Converter), χρησιμοποιώντας συγκεκριμένου τύπου Xilinx FPGA, με σ...
| Κύριος συγγραφέας: | |
|---|---|
| Άλλοι συγγραφείς: | |
| Μορφή: | Thesis |
| Γλώσσα: | Greek |
| Έκδοση: |
2016
|
| Θέματα: | |
| Διαθέσιμο Online: | http://hdl.handle.net/10889/9021 |
| id |
nemertes-10889-9021 |
|---|---|
| record_format |
dspace |
| spelling |
nemertes-10889-90212022-09-05T20:36:32Z Αλγόριθμοι και υλοποίηση "mixed signal" κυκλώματος ανίχνευσης παλμών (Read-out) υψηλής ταχύτητας Mixed signal algorithms and circuit implementation of high speed pulse detection (Read-out) Ψιακής, Ραφαήλ Μπίρμπας, Αλέξιος Μπίρμπας, Αλέξιος Καλύβας, Γρηγόριος Psiakis, Rafail Νετρίνο Αναλογικό-ψηφιακό κύκλωμα Τηλεσκόπια Neutrino Mixed signal Telescopes Converters AtoD Time to Digital Converter (TDC) FPGA Read-Out VHDL 621.381 5 Το αντικείμενο της παρούσας διπλωματικής εργασίας είναι ο σχεδιασμός ενός υψηλής ταχύτητας αναλογικού κυκλώματος, με σκοπό την αναγνώριση και καταγραφή παλμών νετρίνων, καθώς και η υλοποίηση ενός υψηλής ανάλυσης TDC (Time to Digital Converter), χρησιμοποιώντας συγκεκριμένου τύπου Xilinx FPGA, με σκοπό την μέτρηση του πλάτους των παλμών και την κατηγοριοποίηση τους . Το αναλογικό front-end κύκλωμα χρησιμοποιεί ένα υψηλής ταχύτητας OpAmp κατάλληλα πολωμένο καθώς και 3 comparator, προκειμένου να ενισχύσει τους παλμούς των νετρίνων και στη συνέχεια να τους συγκρίνει με συγκεκριμένα όρια τάσης. Ο OpAmp επιλέχθηκε για να έχει ένα πολύ καλό slew rate και υψηλό εύρος ζώνης της τάξης του 1GHz, ώστε να είναι σε θέση να ενισχύσει παλμούς υψηλής συχνότητας όπως αυτοί της εφαρμογής μας. Οι comparators σχεδιάστηκαν από υψηλού εύρους ζώνης και Κέρδους Opamps, που λειτουργούν σε διάταξη ανοικτού βρόχου. Το αναλογικό κύκλωμα τροφοδοτεί το ψηφιακό κύκλωμα με τον ενισχυμένο και φιλτραρισμένο παλμό. Το ψηφιακό back-end κύκλωμα σχεδιάστηκε με την χρήση της VHDL και υλοποιεί έναν TDC σε Virtex-5 Xilinx FPGA. Η υλοποίηση αυτή χρησιμοποιεί την αρχιτεκτονική του Virtex-5 για την επίτευξη υψηλής ανάλυσης, ενεργοποιώντας μια αλυσίδα από γραμμές καθυστέρησης κρατουμένων. Οι γραμμές κρατουμένων στους FPGAs είναι φτιαγμένες ώστε η διάδοση κρατουμένων να γίνεται όσο το δυνατόν γρηγορότερα, με σκοπό υψηλής ταχύτητας προσθέσεις ή πολλαπλασιασμούς. Η ανάλυση του TDC είναι η καθυστέρηση διάδοσης από το carry-in στο carry-out, και για τον Virtex-5 που χρησιμοποιείται εδώ, αυτή μετρήθηκε γύρω στα 30ps. The subject of this thesis is the design of a high speed Analog Circuit to readout and capture neutrinos’ pulses, and the implementation of a high resolution TDC (Time to Digital Converter) using a specific Xilinx FPGA, to measure the pulses’ width and categorize them. The Analog front-end uses a high speed OpAmp properly biased and 3 comparators in order to amplify the neutrinos’ pulses and then compare them with standard voltage thresholds. The OpAmp was designed to have a fine slew rate and a high bandwidth of 1GHz; otherwise it wouldn’t be able to amplify such high frequency pulses. Comparators were designed from high Bandwidth and Gain OpAmps, operating in open-loop configuration. The Analog Circuit feeds the Digital circuit with the amplified and filtered pulse. The Digital back-end was designed with VHDL and implements a TDC on a Virtex-5 Xilinx FPGA. The design uses Virtex-5 slices’ architecture to achieve high resolution, by activating a chain of carry delay lines. Carry lines in FPGAs are made to propagate the carries as quick as possible, for high speed additions or multiplications. The time resolution of the TDC is the propagation delay from carry-in to carry-out, so in Virtex-5 technology used, this time is around 30ps. After each carry element the propagated input signal is latched and ready to be read from an outer memory, under a slower clock frequency. 2016-01-07T08:27:25Z 2016-01-07T08:27:25Z 2015-08-31 Thesis http://hdl.handle.net/10889/9021 gr 0 application/pdf |
| institution |
UPatras |
| collection |
Nemertes |
| language |
Greek |
| topic |
Νετρίνο Αναλογικό-ψηφιακό κύκλωμα Τηλεσκόπια Neutrino Mixed signal Telescopes Converters AtoD Time to Digital Converter (TDC) FPGA Read-Out VHDL 621.381 5 |
| spellingShingle |
Νετρίνο Αναλογικό-ψηφιακό κύκλωμα Τηλεσκόπια Neutrino Mixed signal Telescopes Converters AtoD Time to Digital Converter (TDC) FPGA Read-Out VHDL 621.381 5 Ψιακής, Ραφαήλ Αλγόριθμοι και υλοποίηση "mixed signal" κυκλώματος ανίχνευσης παλμών (Read-out) υψηλής ταχύτητας |
| description |
Το αντικείμενο της παρούσας διπλωματικής εργασίας είναι ο σχεδιασμός ενός υψηλής
ταχύτητας αναλογικού κυκλώματος, με σκοπό την αναγνώριση και καταγραφή παλμών νετρίνων, καθώς και η υλοποίηση ενός υψηλής ανάλυσης TDC (Time to Digital Converter), χρησιμοποιώντας συγκεκριμένου τύπου Xilinx FPGA, με σκοπό την μέτρηση του πλάτους των παλμών και την κατηγοριοποίηση τους .
Το αναλογικό front-end κύκλωμα χρησιμοποιεί ένα υψηλής ταχύτητας OpAmp κατάλληλα
πολωμένο καθώς και 3 comparator, προκειμένου να ενισχύσει τους παλμούς των νετρίνων και στη συνέχεια να τους συγκρίνει με συγκεκριμένα όρια τάσης. Ο OpAmp επιλέχθηκε για να έχει ένα πολύ καλό slew rate και υψηλό εύρος ζώνης της τάξης του 1GHz, ώστε να είναι σε θέση να ενισχύσει παλμούς υψηλής συχνότητας όπως αυτοί της εφαρμογής μας. Οι comparators σχεδιάστηκαν από υψηλού εύρους ζώνης και Κέρδους Opamps, που λειτουργούν σε διάταξη ανοικτού βρόχου. Το αναλογικό κύκλωμα τροφοδοτεί το ψηφιακό κύκλωμα με τον ενισχυμένο και φιλτραρισμένο παλμό.
Το ψηφιακό back-end κύκλωμα σχεδιάστηκε με την χρήση της VHDL και υλοποιεί έναν TDC σε Virtex-5 Xilinx FPGA. Η υλοποίηση αυτή χρησιμοποιεί την αρχιτεκτονική του Virtex-5 για την επίτευξη υψηλής ανάλυσης, ενεργοποιώντας μια αλυσίδα από γραμμές καθυστέρησης κρατουμένων. Οι γραμμές κρατουμένων στους FPGAs είναι φτιαγμένες ώστε η διάδοση κρατουμένων να γίνεται όσο το δυνατόν γρηγορότερα, με σκοπό υψηλής ταχύτητας προσθέσεις ή πολλαπλασιασμούς. Η ανάλυση του TDC είναι η καθυστέρηση διάδοσης από το carry-in στο carry-out, και για τον Virtex-5 που χρησιμοποιείται εδώ, αυτή μετρήθηκε γύρω στα 30ps. |
| author2 |
Μπίρμπας, Αλέξιος |
| author_facet |
Μπίρμπας, Αλέξιος Ψιακής, Ραφαήλ |
| format |
Thesis |
| author |
Ψιακής, Ραφαήλ |
| author_sort |
Ψιακής, Ραφαήλ |
| title |
Αλγόριθμοι και υλοποίηση "mixed signal" κυκλώματος ανίχνευσης παλμών (Read-out) υψηλής ταχύτητας |
| title_short |
Αλγόριθμοι και υλοποίηση "mixed signal" κυκλώματος ανίχνευσης παλμών (Read-out) υψηλής ταχύτητας |
| title_full |
Αλγόριθμοι και υλοποίηση "mixed signal" κυκλώματος ανίχνευσης παλμών (Read-out) υψηλής ταχύτητας |
| title_fullStr |
Αλγόριθμοι και υλοποίηση "mixed signal" κυκλώματος ανίχνευσης παλμών (Read-out) υψηλής ταχύτητας |
| title_full_unstemmed |
Αλγόριθμοι και υλοποίηση "mixed signal" κυκλώματος ανίχνευσης παλμών (Read-out) υψηλής ταχύτητας |
| title_sort |
αλγόριθμοι και υλοποίηση "mixed signal" κυκλώματος ανίχνευσης παλμών (read-out) υψηλής ταχύτητας |
| publishDate |
2016 |
| url |
http://hdl.handle.net/10889/9021 |
| work_keys_str_mv |
AT psiakēsraphaēl algorithmoikaiylopoiēsēmixedsignalkyklōmatosanichneusēspalmōnreadoutypsēlēstachytētas AT psiakēsraphaēl mixedsignalalgorithmsandcircuitimplementationofhighspeedpulsedetectionreadout |
| _version_ |
1771297308086894592 |
