Αρχιτεκτονική αποκωδικοποιητών μεταβλητού ρυθμού για LDPC κώδικες και εφαρμογή σε ημιαγωγικές μνήμες τύπου NAND flash
Στην παρούσα διπλωματική εργασία παρουσιάζεται η αρχιτεκτονική ενός αποθηκευτικού συστήματος που χρησιμοποιεί κώδικες LDPC μεταβλητού ρυθμού, προσαρμόζοντας την ισχύ τους ανάλογα με την κατάσταση γήρανσης των συσκευών. Για να μειωθεί η συνολική πολυπλοκότητα, οι αποκωδικοποιητές LDPC τοποθετούνται σ...
| Κύριος συγγραφέας: | |
|---|---|
| Άλλοι συγγραφείς: | |
| Μορφή: | Thesis |
| Γλώσσα: | Greek |
| Έκδοση: |
2016
|
| Θέματα: | |
| Διαθέσιμο Online: | http://hdl.handle.net/10889/9579 |
| id |
nemertes-10889-9579 |
|---|---|
| record_format |
dspace |
| spelling |
nemertes-10889-95792022-09-05T13:58:11Z Αρχιτεκτονική αποκωδικοποιητών μεταβλητού ρυθμού για LDPC κώδικες και εφαρμογή σε ημιαγωγικές μνήμες τύπου NAND flash Architecture of decoders with adaptive rate for LDPC codes and application in NAND flash type semiconductor memories Κορκοτσίδης, Στέλιος Αντωνακόπουλος, Θεόδωρος Κουφοπαύλου, Οδυσσέας Μπερμπερίδης, Κωνσταντίνος Korkotsides, Stelios Ημιαγωγικές μνήμες Αρχιτεκτονική συστήματος αποθήκευσης Υλοποίηση αποκωδικοποιητών LDPC Κάρτες γραφικών Μοντελοποίηση μνημών Θόρυβος μνημών NAND flash memories Storage system architecture Implementation of LDPC decoders GPU Memory model Memory noise 004.5 Στην παρούσα διπλωματική εργασία παρουσιάζεται η αρχιτεκτονική ενός αποθηκευτικού συστήματος που χρησιμοποιεί κώδικες LDPC μεταβλητού ρυθμού, προσαρμόζοντας την ισχύ τους ανάλογα με την κατάσταση γήρανσης των συσκευών. Για να μειωθεί η συνολική πολυπλοκότητα, οι αποκωδικοποιητές LDPC τοποθετούνται σε μία δεξαμενή προσβάσιμη από όλους τους SSD. Επιπλέον, για την αξιόπιστη και ακριβή μέτρηση των επιδόσεων και της ζωής του συστήματος, αναπτύσσεται ένα μοντέλο των κελιών μνήμης, το οποίο μπορεί να περιγράψει με ακρίβεια οποιαδήποτε τεχνολογία NAND Flash, χρησιμοποιώντας πειραματικές μετρήσεις πραγματικών ολοκληρωμένων κυκλωμάτων. Τέλος, με βάση την πλατφόρμα CUDA, υλοποιείται ένας αποκωδικοποιητής LDPC σε μία κάρτα γραφικών και συγκρίνονται οι επιδόσεις του με την αντίστοιχη υλοποίηση σε CPU. Τhis thesis presents the architecture of a storage system that uses LDPC codes with multiple rates, adjusting their strength depending on the aging condition of the devices. In order to reduce the total implementation complexity, the LDPC decoders are placed in a pool accessible by all SSDs. In addition, for the reliable and precise measurement of the system\\\'s performance and lifetime, a model of memory cells is presented, which can accurately describe the BER behavior of any NAND Flash technology, using experimental measurements of real chips. Last but not least, an implementation of a LDPC decoder in a GPU using CUDA platform is described and there is a comparison between its performance with the respective CPU implementation. 2016-09-20T11:00:08Z 2016-09-20T11:00:08Z 2016-05-30 Thesis http://hdl.handle.net/10889/9579 gr 0 application/pdf |
| institution |
UPatras |
| collection |
Nemertes |
| language |
Greek |
| topic |
Ημιαγωγικές μνήμες Αρχιτεκτονική συστήματος αποθήκευσης Υλοποίηση αποκωδικοποιητών LDPC Κάρτες γραφικών Μοντελοποίηση μνημών Θόρυβος μνημών NAND flash memories Storage system architecture Implementation of LDPC decoders GPU Memory model Memory noise 004.5 |
| spellingShingle |
Ημιαγωγικές μνήμες Αρχιτεκτονική συστήματος αποθήκευσης Υλοποίηση αποκωδικοποιητών LDPC Κάρτες γραφικών Μοντελοποίηση μνημών Θόρυβος μνημών NAND flash memories Storage system architecture Implementation of LDPC decoders GPU Memory model Memory noise 004.5 Κορκοτσίδης, Στέλιος Αρχιτεκτονική αποκωδικοποιητών μεταβλητού ρυθμού για LDPC κώδικες και εφαρμογή σε ημιαγωγικές μνήμες τύπου NAND flash |
| description |
Στην παρούσα διπλωματική εργασία παρουσιάζεται η αρχιτεκτονική ενός αποθηκευτικού συστήματος που χρησιμοποιεί κώδικες LDPC μεταβλητού ρυθμού, προσαρμόζοντας την ισχύ τους ανάλογα με την κατάσταση γήρανσης των συσκευών. Για να μειωθεί η συνολική πολυπλοκότητα, οι αποκωδικοποιητές LDPC τοποθετούνται σε μία δεξαμενή προσβάσιμη από όλους τους SSD. Επιπλέον, για την αξιόπιστη και ακριβή μέτρηση των επιδόσεων και της ζωής του συστήματος, αναπτύσσεται ένα μοντέλο των κελιών μνήμης, το οποίο μπορεί να περιγράψει με ακρίβεια οποιαδήποτε τεχνολογία NAND Flash, χρησιμοποιώντας πειραματικές μετρήσεις πραγματικών ολοκληρωμένων κυκλωμάτων. Τέλος, με βάση την πλατφόρμα CUDA, υλοποιείται ένας αποκωδικοποιητής LDPC σε μία κάρτα γραφικών και συγκρίνονται οι επιδόσεις του με την αντίστοιχη υλοποίηση σε CPU. |
| author2 |
Αντωνακόπουλος, Θεόδωρος |
| author_facet |
Αντωνακόπουλος, Θεόδωρος Κορκοτσίδης, Στέλιος |
| format |
Thesis |
| author |
Κορκοτσίδης, Στέλιος |
| author_sort |
Κορκοτσίδης, Στέλιος |
| title |
Αρχιτεκτονική αποκωδικοποιητών μεταβλητού ρυθμού για LDPC κώδικες και εφαρμογή σε ημιαγωγικές μνήμες τύπου NAND flash |
| title_short |
Αρχιτεκτονική αποκωδικοποιητών μεταβλητού ρυθμού για LDPC κώδικες και εφαρμογή σε ημιαγωγικές μνήμες τύπου NAND flash |
| title_full |
Αρχιτεκτονική αποκωδικοποιητών μεταβλητού ρυθμού για LDPC κώδικες και εφαρμογή σε ημιαγωγικές μνήμες τύπου NAND flash |
| title_fullStr |
Αρχιτεκτονική αποκωδικοποιητών μεταβλητού ρυθμού για LDPC κώδικες και εφαρμογή σε ημιαγωγικές μνήμες τύπου NAND flash |
| title_full_unstemmed |
Αρχιτεκτονική αποκωδικοποιητών μεταβλητού ρυθμού για LDPC κώδικες και εφαρμογή σε ημιαγωγικές μνήμες τύπου NAND flash |
| title_sort |
αρχιτεκτονική αποκωδικοποιητών μεταβλητού ρυθμού για ldpc κώδικες και εφαρμογή σε ημιαγωγικές μνήμες τύπου nand flash |
| publishDate |
2016 |
| url |
http://hdl.handle.net/10889/9579 |
| work_keys_str_mv |
AT korkotsidēsstelios architektonikēapokōdikopoiētōnmetablētourythmougialdpckōdikeskaiepharmogēseēmiagōgikesmnēmestypounandflash AT korkotsidēsstelios architectureofdecoderswithadaptiverateforldpccodesandapplicationinnandflashtypesemiconductormemories |
| _version_ |
1771297272037900288 |
