Υλοποίηση του φυσικού επιπέδου πρωτοκόλλου ΙΕΕΕ 802.15.4 στα 2.4GHZ

• Κύριος συγγραφέας: Τζιαμπάζης, Δημήτρης
• Άλλοι συγγραφείς: Κουφοπαύλου, Οδυσσέας
• Μορφή: Thesis
• Γλώσσα: Greek
• Έκδοση: 2016
• Θέματα: Φυσικό επίπεδο; Πομποδέκτες; Physical layer; Transceivers; ZIGBEE; IEEE; FPGA; VHDL; 621.382 1

Το IEEE802.15.4 είναι ένα πρότυπο το οποίο καθορίζει το φυσικό στρώμα (PhysicalLayer- PHY) και τα μέσα ελέγχου πρόσβασης (MediaAccessControl-MAC) για χαμηλού ρυθμού, χαμηλής ενέργειας και χαμηλής πολυπλοκότητας προσωπικά ασύρματα δίκτυα (LP- WPANs). Το802.15.4 προτίθεται να προσφέρει τα θεμελιώδη κατώτερα στρώματα δικτύου ενός τύπου ασύρματου δικτύου προσωπικής περιοχής (WPAN), τα οποία εστιάζουν σε χαμηλούκόστουςκαιχαμηλήςταχύτηταςεπικοινωνίαμεταξύσυσκευών. Ηέμφασηδίνεται στηνχαμηλήκόστουςεπικοινωνίαμεταξύκοντινώνσυσκευώνμεκαμίαήελάχιστησχετική υποδομή,σκοπεύονταςναεκμεταλλευτείαυτήτηχαμηλήκατανάλωσηακόμηπερισσότερο. Είναι η βάση για τις προδιαγραφές γνωστών ασύρματων τεχνολογιών δικτύων, όπως το ZigBee, WirelessHART, ISA100.11a, MiWi, Thread και 6LoWPAN. Τα πρότυπα αυτά έχουν κοινό χαρακτηριστικό την ασύρματη δικτύωση συσκευών με χαμηλή κατανάλωση ενέργειας, το οποίο είναιτο ζητούμενο, ώστε να λειτουργεί αποδοτικά ένα ασύρματο δίκτυο αισθητήρων σε χώρους όπου δεν υπάρχει η δυνατότητα εύκολης πρόσβασης στους κόμβους Στην τελευταία αναθεώρηση του IEEE Std 802.15.4, το 2011, το πρότυπο ενισχύθηκε όσο αφορά την εφαρμοσιμότητά του στην αγορά, διορθώθηκαν ασάφειες στο πρότυπο, και εισήχθησαν βελτιώσεις που αντλήθηκαν από τις ήδη υπάρχουσες εφαρμογές του IEEE Std 802.15.4. Η παρούσα διπλωματική πραγματεύεται την υλοποίηση του φυσικού στρώματος (PHY Layer) του IEEE 802.15.4 προτύπου. Παρουσιάζετε ο σχεδιασμός, η όλη μεθοδολογία της υλοποίησης του φυσικού στρώματος ενός τυπικού πομποδέκτη βασισμένο στο πρότυπο καθώς και ο έλεγχος του τελικού αποτελέσματος. Ο πομποδέκτης που παρουσιάζεται σε αυτή την διπλωματική, βασίζεται στο IEEE802.15.4πρότυποκαιχρησιμοποιείδιαμόρφωση O-QPSK. Για την κωδικοποίηση χρησιμοποιείται ένας αλγόριθμος διευρυμένου φάσματος (DSSS - Direct Sequence Spread Spectrum) ενώ για την επεξεργασία του σήματος χρησιμοποιείται μία διαμόρφωση μισού ημιτόνου. Η οποιαδήποτε επεξεργασία σήματος ή και δεδομένων εκτελείται στην πλακέτα του FPGA. Ο εν λόγω πομποδέκτης υλοποιείται σε VHDL με την βοήθεια της σχεδιαστικής σουίτας που παρέχει η Xilinx - Xilinx ISE και εν συνεχεία προσομοιώνεται τόσο στο περιβάλλον της Mentor Grpahics - ModelSim Simula- tor όσο και στο περιβάλλον της Xilinx - Xilinx ISim. Ακολούθως ο εν λόγω πομποδέκτης υλοποιήθηκε σε πλατφόρμα Virtex 5 FPGA και με η σωστή λειτουργία του επαληθεύτηκε μέσααπότηνπαρακολούθησητωνεσωτερικώνσημάτωντηςσυσκευής.