Σχεδίαση και FPGA υλοποίηση μετρητή υψηλής ταχύτητας βασιζόμενος σε κυψελιδωτά αυτόματα
Στην εργασία αυτή γίνεται μελέτη των ψηφιακών κυκλωμάτων των μετρητών, κατανόηση της λειτουργίας τους και του τρόπους σχεδιασμού τους. Συνδυάζονται γνώσεις από τα Κυψελιδωτά Αυτόματα και από προηγούμενους σχεδιασμένους μετρητές ώστε να αναπτυχθεί ένα καινούργιο κύκλωμα μετρητή. Το κύκλωμα αυτό υλοπο...
| Κύριος συγγραφέας: | |
|---|---|
| Άλλοι συγγραφείς: | |
| Μορφή: | Thesis |
| Γλώσσα: | Greek |
| Έκδοση: |
2016
|
| Θέματα: | |
| Διαθέσιμο Online: | http://hdl.handle.net/10889/9781 |
| Περίληψη: | Στην εργασία αυτή γίνεται μελέτη των ψηφιακών κυκλωμάτων των μετρητών, κατανόηση της λειτουργίας τους και του τρόπους σχεδιασμού τους. Συνδυάζονται γνώσεις από τα Κυψελιδωτά Αυτόματα και από προηγούμενους σχεδιασμένους μετρητές ώστε να αναπτυχθεί ένα καινούργιο κύκλωμα μετρητή. Το κύκλωμα αυτό υλοποιείται σε FPGA και βελτιώνεται με διάφορες τεχνικές. Τέλος, γίνονται συγκρίσεις με τους παραπάνω μετρητές καθώς και με τους ενσωματωμένους μετρητές που έχουν οι οικογένειες FPGA. |
|---|
