Εμφανίζονται 1 - 20 Αποτελέσματα από 58 για την αναζήτηση 'Νικολός, Δ.', χρόνος αναζήτησης: 0,07δλ Περιορισμός αποτελεσμάτων
  1. 1
    Αρχιτεκτονική Υπολογιστών
    ανά Νικολός, Δ.
    Έκδοση 2012
    Βιβλίο
  2. 2
    Optimal Self-Testing Embedded Two-Rail Cheekers [C.T.I. Technical Reports] TR. 96.5.15
    ανά Νικολός, Δ.
    Έκδοση 1996
    Βιβλίο
  3. 3
    Optimal Self-Testing Embedded Parity Cheekers C.T.T. Technical Reports TR. 96.8.22
    ανά Νικολός, Δ.
    Έκδοση 1996
    Βιβλίο
  4. 4
    Έλεγχος ορθής λειτουργίας VLSI κυκλωμάτων Διπλωματική εργασία Πανεπιστήμιο Πάτρας Πολυτεχνική Σχολή Τμήμα Μηχανικών Ηλεκτρονικών Υπολογιστών και Πληροφορικής
    ανά Νικολός, Δ.
    Έκδοση 2002
    Άλλοι συγγραφείς: “…Νικολός, Δ.…”
    Βιβλίο
  5. 5
    Βελτιστοποίηση ψηφιακών κυκλωμάτων με στόχο υψηλή ταχύτητα λειτουργίας και χαμηλής κατανάλωσης ισχύος Διπλωματική Εργασία, Πανεπιστήμιο Πατρών, ΤΜΗΥΠ
    Βιβλίο
  6. 6
    Self - Exercising k-order Comparators:Desing and Applications [C.T.I. Technical Report] TR. 97.1.9
    Βιβλίο
  7. 7
    Μείωση της αλληλεπίδρασης των σημάτων σε αρτηρίες VLSI Συστημάτων
    Βιβλίο
  8. 8
    ΣΧΕΔΙΑΣΜΟΣ ΚΑΙ ΥΛΟΠΟΙΗΣΗ ΑΡΧΙΤΕΚΤΟΝΙΚΩΝ ΓΙΑ DSP ΕΦΑΡΜΟΓΕΣ ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ, ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ,ΤΜΗΥΠ
    Βιβλίο
  9. 9
    Efficient Fault Tolerant Cache Memory Design C.T.I. Technical Report TR 94.12.59
    Βιβλίο
  10. 10
    Performance Recovery in Direct - Mapped Faulty Caches via the use of a Very Small Fully Associative Spare Cache C.T.I. Technical Report TR 94.12.60
    Βιβλίο
  11. 11
    On the Yield of VLSI Processors with on-chip CPU Cache [C.T.I. Technical Report] TR 95.12.42
    Βιβλίο
  12. 12
    Reconfigurable CPU Cache Memory Design:Fault Tolerance and Performance Evaluation. C.T.I. [Technical Report] TR 95.1.5
    Βιβλίο
  13. 13
    Diminished - 1 Modulo 2n + 1 Adder Design Technical Report TR 2001/02/02
    Βιβλίο
  14. 14
    Handling zero in diminished - one modulo 2n+1 adders CTI Technical Report 2002/01/03
    Βιβλίο
  15. 15
    From FPGAs to standard cell based VLSI chips [C.T.I. Technical Reports] TR.96.8.24
    Βιβλίο
  16. 16
    New Efficient Totally Self Checking Berger Code Checkers C.T.I. TR. 97.8.33
    Βιβλίο
  17. 17
    FPGA implementation of a Protocol Decoder - LCD Driver for a Remotely Controlled Display System [Technical Report] CTI TR 95.10.33
    Βιβλίο
  18. 18
    Σχεδίαση συστήματος κρυφής μνήμης με ικανότητα ανοχής ελαττωμάτων [Διδακτορική Διατριβή]
    ανά Βέργος, Χαρίδημος Θ.
    Έκδοση 1996
    Άλλοι συγγραφείς: “…Νικολός, Δ.…”
    Βιβλίο
  19. 19
    High Lever Synthesis testing (Partial Scan vs Full Scan Implementations) Διπλωματική εργασία.
    Άλλοι συγγραφείς: “…Νικολός, Δ.…”
    Βιβλίο
  20. 20
    "Υλοποίηση 1'ς complement αθροιστών και πολλαπλασιαστών με τη βοήθεια των Mentor Tools" Διπλωματική εργασία.
    Άλλοι συγγραφείς: “…Νικολός, Δ.…”
    Βιβλίο
Εργαλεία αναζήτησης: Λήψη RSS – Αποστολή αναζήτησης με email