|
|
|
|
| LEADER |
01244cam a2200241 a 4500 |
| 003 |
GR-PaULI |
| 005 |
20210506064425.0 |
| 008 |
060227s2006 ne a b 001 0 eng d |
| 020 |
|
|
|a 9780123705976
|
| 040 |
|
|
|a DLC
|b gre
|c DLC
|d BAKER
|d C#P
|d IXA
|d DLC
|d GR-AiPI
|e AACR2
|
| 082 |
0 |
4 |
|a 621.395
|2 23
|
| 245 |
0 |
0 |
|a VLSI test principles and architectures :
|b design for testability /
|c edited by Laung-Terng Wang, Cheng-Wen Wu, Xiaoqing Wen.
|
| 260 |
|
|
|a Amsterdam ;
|a Boston :
|b Elsevier Morgan Kaufmann Publishers,
|c c2006.
|
| 300 |
|
|
|a xxx, 777 σ. :
|b εικ. ;
|c 25 εκ.
|
| 504 |
|
|
|a Περιλαμβάνει βιβλιογραφικές παραπομπές και ευρετήριο.
|
| 650 |
|
4 |
|a Ολοκληρωμένα κυκλώματα
|x Ολοκλήρωση πολύ μεγάλης κλίμακας
|9 35013
|
| 700 |
1 |
|
|a Wang, Laung-Terng.
|9 169496
|e επιμελητής.
|
| 700 |
1 |
|
|a Wu, Cheng-Wen.
|9 169497
|e επιμελητής.
|
| 700 |
1 |
|
|a Wen, Xiaoqing
|9 99762
|e επιμελητής.
|
| 942 |
|
|
|2 ddc
|c BK15
|
| 952 |
|
|
|0 0
|1 0
|2 ddc
|4 0
|6 621_395000000000000_VLS
|7 0
|9 223109
|a LISA
|b LISA
|c BSC
|d 2018-06-14
|i 2294
|l 0
|o 621.395 VLS
|p 026000279628
|r 2018-06-14 00:00:00
|t 1
|w 2018-06-14
|y BK15
|
| 998 |
|
|
|c ΛΟΥΚΟΠΟΥΛΟΥ
|d 2018-06
|
| 999 |
|
|
|c 134837
|d 134837
|
