Reconfigurable CPU Cache Memory Design:Fault Tolerance and Performance Evaluation. C.T.I. [Technical Report] TR 95.1.5
Κύριοι συγγραφείς: | Βέργος, Χαρίδημος Θ. (Συγγραφέας), Μητσιάδης, Πέτρος (Συγγραφέας), Νικολός, Δ. (Συγγραφέας) |
---|---|
Μορφή: | Βιβλίο |
Γλώσσα: | English |
Έκδοση: |
Patras Greece
Computer Technology Institute
1995
|
Θέματα: |
Παρόμοια τεκμήρια
-
On the Yield of VLSI Processors with on-chip CPU Cache [C.T.I. Technical Report] TR 95.12.42
ανά: Βέργος, Χαρίδημος Θ., κ.ά.
Έκδοση: (1995) -
Exploring the Cache Design Space in a Multithreaded Processor [Technical Report] CTI tr 95.10.34
ανά: Λιούπης, Δημήτρης, κ.ά.
Έκδοση: (1995) -
Efficient Fault Tolerant Cache Memory Design C.T.I. Technical Report TR 94.12.59
ανά: Βέργος, Χαρίδημος Θ., κ.ά.
Έκδοση: (1994) -
Optimizing the Implementation of H.261 Technical Report CTI TR 95.05.17
ανά: Καλλές, Δημήτριος, κ.ά.
Έκδοση: (1995) -
Randomized adaptive video on demand CTI [Technical Report] TR 95.11.37
ανά: Καπούλας, Βαγγέλης, κ.ά.
Έκδοση: (1995)