|
|
|
|
LEADER |
01445nam a22003013u 4500 |
001 |
10104975 |
003 |
upatras |
005 |
20210505172134.0 |
008 |
991022s1998 ελλ |
952 |
|
|
|0 0
|1 0
|4 0
|7 0
|9 136035
|a CEID
|b CEID
|d 2016-04-24
|l 0
|r 2016-04-24 00:00:00
|t 1
|w 2016-04-24
|
999 |
|
|
|c 89078
|d 89078
|
040 |
|
|
|a Βιβλιοθήκη ΕΑΙΤΥ
|c Βιβλιοθήκη ΕΑΙΤΥ
|
041 |
0 |
|
|a ελλ
|
245 |
1 |
0 |
|a Σχεδιασμός κυκλώματος 2048 Kbits/s Εκπομπού/Δέκτη κατά ITU-T G.703 ( E1 Transceiver ) με τη χρήση A/D Converter στο κύκλωμα Δέκτη
|b Διπλωματική εργασία.
|
260 |
|
|
|a Πάτρα
|b Τμημα Η/Υ. Πτυχιακές Εργασίες.
|c 1998
|
300 |
|
|
|a 185σ.
|
500 |
|
|
|a περιλαμβάνει βιβλιογραφία
|
650 |
|
4 |
|a FPGA
|9 121059
|
650 |
|
4 |
|a VLSI
|9 24366
|
650 |
|
4 |
|a ΠΤΥΧΙΑΚΗ ΕΡΓΑΣΙΑ 1998
|9 122190
|
650 |
|
4 |
|a ΨΗΦΙΑΚΕΣ ΤΗΛΕΠΙΚΟΙΝΩΝΙΕΣ
|9 123314
|
700 |
1 |
|
|a Αλεξίου, Γεώργιος
|9 101568
|
700 |
1 |
|
|a Γούναρης, Κων/νος
|c Αμ
|d (1449)
|4 aut
|9 123316
|
700 |
1 |
|
|a Μήτσαινας, Δημήτριος
|c Επιβλ.Μηχ. Η/Υ Δ/νση ΙΝΤΡΑΚΟΜ
|9 123317
|
700 |
1 |
|
|a Νικολός, Δ.
|9 118477
|
700 |
1 |
|
|9 123315
|a Βασιλείου, Αγγελος
|c ΑΜ
|d (1441)
|4 aut
|
852 |
|
|
|a GR-PaULI
|b ΠΑΤΡΑ
|b ΤΜΗΥΠ
|t 1
|
942 |
|
|
|2 ddc
|c BK15
|