Hierarchical Modeling for VLSI Circuit Testing
| Άλλοι συγγραφείς: | Bhattacharya, Debashis, Hayes, John P. |
|---|---|
| Μορφή: | Βιβλίο |
| Γλώσσα: | English |
| Έκδοση: |
Boston
Kluwer Academic Publishers
1990
|
| Θέματα: |
Παρόμοια τεκμήρια
-
High-Level Test synthesis of digial VLSI Circuits
ανά: Tien-Chien Lee, Mike
Έκδοση: (1997) -
Digital integrated circuits A design prspective
ανά: Rabaey, Jan M.
Έκδοση: (1996) -
Digital circuit testing and testability
Έκδοση: (1997) -
VLSI circuit layout: theory and design
Έκδοση: (1985) -
Built-in test for VLSI: preudorandom techniques
ανά: Bardell, Paul H., κ.ά.
Έκδοση: (1987)