|
|
|
|
| LEADER |
05023nam a2200253 u 4500 |
| 001 |
10107170 |
| 003 |
upatras |
| 005 |
20210117204342.0 |
| 008 |
051019s gre |
| 040 |
|
|
|a Ινστιτούτο Τεχνολογίας Υπολογιστών
|c Ινστιτούτο Τεχνολογίας Υπολογιστών
|
| 040 |
|
|
|a XX-XxUND
|c Ινστιτούτο Τεχνολογίας Υπολογιστών
|
| 245 |
1 |
0 |
|a Σχεδίαση και αξιολόγηση ψευδοτυχαίων γεννητριών για μειωμένη κατανάλωση ισχύος κατά τον έλεγχο ορθής λειτουργίας
|b Διπλωματική εργασία. Πανεπηστήμιο Πατρών. [Πολυτεχνική Σχολή] Τμήμα Μηχανικών Η/Υ & Πληροφορικής
|c Χρήστος Λαουδιάς; Δημήτριος Νικολός επιβλέπων καθηγητής
|
| 260 |
|
|
|a Πάτρα
|b Πανεπιστήμιο Πατρών. Τμήμα ΤΜΗΥΠ
|c 2003
|
| 300 |
|
|
|a 102σ.
|b πιν.,σχημ.
|
| 504 |
|
|
|a Βιβλιογραφία : σσ. 100 -102, Παραρτήματα : σσ. 89 -99
|
| 505 |
1 |
|
|a Πίνακας Σχημάτων
|a Πρόλογος
|a 1. Ελεγχοι καθυστέρησης
|a 1.1 Το πρόβλημα του εντοπισμού σφαλμάτων καθυστέρησης
|a 1.2 Έλεγχος καθυστέρησης μονοπατιού
|a 1.2.1 Παραδείγματα μη-ανθεκτικών ελέγχων
|a 1.3 Παραγωγή ελέγχων για συνδυαστικά κυκλώματα
|a 1.3.1 Παραγωγή ανθεκτικού ελέγχου
|a 1.3.2 Παραγωγή μη-ανθεκτικού ελέγχου
|a 1.3.3 Σφάλματα καθυστέρησης μονοπατιού που δεν εντοπίζονται
|a 1.4 Μέτρηση των μονοπατιών ενός κυκλώματος
|a 1.5 Πρακτικές πλευρές του έλεγχου καθυστέρησης
|a 1.6 Έλεγχος με τη ταχύτητα του κυκλώματος (Αt - Speed testing)
|a 1.7 Built -in Self Test (BIST) για σφάλματα καθυστέρησης
|a 1.8 Διανύσματα δοκιμής που διαφέρουν σε ένα ακριβώς bit (Single Input Change - SIC patterns)
|a 1.9 Συμπεράσματα
|a 2. Ανάλυση γεννητριών SIC διανυσμάτων που βασίζονται στον LFSR
|a 2.1 Γεννήτρια SIC ελέγχου για υψηλού επιπέδου BIST σύνθεση
|a 2.2 Γεννήτρια παραγωγής ανθεκτικών ελέγχων για BIST αρχιτεκτονικής
|a 2.3 Γεννήτρια παραγωγής ακολουθιών ελέγχου χαμηλής κατανάλωσης για περιβάλλον BIST
|a 2.3.1 Ακολουθίες ελέγχου
|a 2.3.2 Γεννήτρια παραγωγής RSIC ακολουθιών ελέγχου
|a 2.4 Βελτιστοποιημένη γεννήτρια διανυσμάτων για τον έλεγχο σφαλμάτων καθυστέρησης σε περιβάλλον BIST
|a 2.4.1 Βελτιστοποίηση της δομής του σχεδιασμού
|a 2.5 Γεννήτρια παραγωγής διανυσμάτων για υψηλή κάλυψη σφαλμάτων σε περιβάλλον BIST
|a 3. Ανάλυση γεννητριών SIC διανυσμάτων που βασίζονται σε μετρητή GRAY
|a 3.1 Κώδικας GRAY και η παραγωγή του
|a 3.2 Γεννήτρια με D flip - flop
|a 3.3 Γεννήτρια με T flip - flop
|a 3.4 Γεννήτρια με D flip - flop (2η έκδοση)
|a 4. Σύγκριση της επιφάνειας (area) και της ταχύτητας των SIC γεννητριών
|a 4.1 Σύγκριση ως προς την ταχύτητα λειτουργίας
|a 4.2 Σύγκριση ως πρός την επιφάνεια
|a 4.3 Συμπεράσματα
|a 5. Κάλυψη σφαλμάτων των γεννητριών SIC διανυσμάτων
|a 5.1 Τα ακαδημαϊκά κυκλώματα ISCAS85 και η εξομοίωση σφαλμάτων
|a 5.2 Κάλυψη σφαλμάτων καθυστέρησης των γεννητριών SIC διανυσμάτων
|a 5.3 Κάλυψη stuck - at σφαλμάτων των γεννητριών SIC διανυσμάτων
|a 'Ελεγχος περισσότερων κυκλωμάτων χρησιμοποιώντας την ίδια γεννήτρια
|a Παράρτημα Α
|a Παράρτημα Β
|a Παράρτημα Γ
|a Βιβλιογραφία
|
| 650 |
|
4 |
|a Πτυχιακή Εργασία
|9 125162
|
| 650 |
|
4 |
|a ΠΤΥΧΙΑΚΗ ΕΡΓΑΣΙΑ 2003
|9 127182
|
| 700 |
1 |
|
|a ΛΑΟΥΔΙΑΣ, ΧΡΗΣΤΟΣ
|4 aut
|9 128158
|
| 700 |
1 |
|
|a Νικολός, Δ.
|9 118477
|
| 852 |
|
|
|a GR-PaULI
|b ΠΑΤΡΑ
|b ΤΜΗΥΠ
|t 1
|
| 942 |
|
|
|2 ddc
|
| 952 |
|
|
|0 0
|1 0
|4 0
|7 0
|9 142728
|a CEID
|b CEID
|d 2016-04-24
|l 0
|r 2016-04-24 00:00:00
|t 1
|w 2016-04-24
|
| 999 |
|
|
|c 93345
|d 93345
|
