Μια ενδεικτική υλοποίηση RISC-V επεξεργαστή και ενός υποστηρικτικού assembler

• Κύριος συγγραφέας: Λασκαρέλιας, Βάιος
• Άλλοι συγγραφείς: Laskarelias, Vaios
• Γλώσσα: Greek
• Έκδοση: 2021
• Θέματα: Αρχιτεκτονική επεξεργαστή; RISC-V; Assembler; CPU architecture

Η παρούσα διπλωματική εργασία υλοποιεί ένα λειτουργικό θεωρητικό μοντέλο ενός διασωληνωμένου επεξεργαστή βασισμένου στην αρχιτεκτονική RISC-V, υλοποιημένο σε Icarus Verilog, με έμφαση στην απλότητα της τελικής σχεδίασης. Το μοντέλο συνοδεύεται από έναν συμβατό, επεκτάσιμο Assembler για την διευκόλυ...