Μια ενδεικτική υλοποίηση RISC-V επεξεργαστή και ενός υποστηρικτικού assembler

• Main Author: Λασκαρέλιας, Βάιος
• Other Authors: Laskarelias, Vaios
• Language: Greek
• Published: 2021
• Subjects: Αρχιτεκτονική επεξεργαστή; RISC-V; Assembler; CPU architecture

Η παρούσα διπλωματική εργασία υλοποιεί ένα λειτουργικό θεωρητικό μοντέλο ενός διασωληνωμένου επεξεργαστή βασισμένου στην αρχιτεκτονική RISC-V, υλοποιημένο σε Icarus Verilog, με έμφαση στην απλότητα της τελικής σχεδίασης. Το μοντέλο συνοδεύεται από έναν συμβατό, επεκτάσιμο Assembler για την διευκόλυ...